半导体存储器件中的电压监视装置制造方法及图纸

本发明专利技术提供一种用于监视在半导体器件中使用的内部电源电压和基于监视结果而产生数字信号的设备或方法，其包括：转换装置，其用于将内部电源电压与参考电源电压之间的差转换为数字信号；以及输出装置，其用于响应于测试模式信号而传输该数字信号。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的设计技术；且具体而言，涉及一种用于监 视半导体存储器件中的内部电压的设备及方法。
技术介绍
通常，在半导体存储器件中，多个内部电源电压(每一个具有不同的电压 电平)经产生并且穿过用于内部导线而供应至多个内部单元，以用于执行数据 存取或数据存储。本文中，所述内部导线建构为网状，用于防止内部电源电 压降落以及用于将具有一贯电平的所述内部电源电压分别传输至内部单元。然而，虽然内部导线形成为网状，但当电流流过所述内部导线时，归因 于所述内部导线的电阻，发生内部电源电压的下降。根据操作或条件，少量 uA至mA的电流在半导体存储器件中流动。结果，每一内部电源电压并不维 持一理想的电压电平，而是由于内部导线的电阻而下降或波动。内部电源电阻或该目标内部单元的电流消耗而有所不同。内部电源电压下降或波动的状态类似于一模拟信号(其电压或电流电平 始终在一理想的参考值上或下改变)的状态。应感应及放大用于读取数据的微 小单位单元(minute unit cdl)的电位的半导体存储器件中的内部电源电压的此 特征可引起不稳定的操作，诸如数据损耗或故障。不稳定的操作为能够制造 半导体存储器件的代表性的基础。为了克服上述问题，利用用于监视内部电 源电压的电平的设备来实施半导体存储器件。图l说明一传统内部功率监视装置的方块图。如图标，该传统内部功率监视装置包括用于检查多个内部电源电压的多个监视衬垫(pad)。为了监视该多个内部电源电压的电平，进一步需要探针头 (probe tip)，该探针头包括于探针单元(probe unit)中，用于在一预定时间期间 将内部电源电压的电平传递至一示波器或一测试器内以输出内部电源电压电 平的平均值。然而，使用探针头和示波器的传统方法难以精确地检查内部电源电压。 内部电源电压并不如在逻辑高电平与逻辑低电平之间转变的数字信号那样充 分地摆动，而在少许mV(例如，数十mV至数百mV)的范围内变化。由于诸如 示波器的电容以及探针头和连接的导线的噪声的测试条件，可使内部电源电 压失真。因此，即使电平检测器具有良好效能，但是也不能精确地辨识出内 部电源电压的电平。使用测试器的另 一传统方法也不精确。测试器接收内部电源电压的平均 电平，而非内部电源电压的实时变化的电平。通过使用内部电源电压的平均能单元的操作状态。具体而言，在传统方法中，半导体器件的封装不具有连 接至监视村垫以用于测量内部电源电压的针脚或焊球(ball)。因此，在封装半 导体器件后，不能检查内部电源电压。
技术实现思路
本专利技术的实施例针对提供一种用于监视内部电源电压和基于监视结果产 生数字信号的设备及方法。根据本专利技术的一方面，提供一种用于监视在半导体器件中使用的内部电 源电压的设备，该设备包括转换装置，其用于将内部电源电压与参考电源 电压之间的差转换为数字信号；以及输出装置，其用于响应于测试模式信号 而传输该数字信号。根据本专利技术的另 一方面，提供一种用于监视在半导体存储器件内使用的 内部电源电压的设备，该设备包括电压输入装置，其用于辨识电源电压的 电平以产生对应于所感测电平的信号；以及输出装置，其用于响应于测试模 式信号而传输该信号。根据本专利技术的又一方面，提供一种用于监视在半导体器件中使用的内部 电源电压的方法，该方法包括将内部电源电压与参考电源电压之间的差转换 为数字信号，以及响应于测试模式信号而传输该数字信号。 根据本专利技术的另一方面，提供一种用于监视在半导体存储器件内使用的 内部电源电压的方法，该方法包括辨识电源电压的电平以产生对应于所感测 电平的信号，以及响应于测试模式信号而传输该信号。附图说明图l说明一传统内部功率监视装置的方块图。图2说明根据本专利技术的 一 实施例的内部功率监视装置的方块图。图3 A和图3B说明根据本专利技术的实施例的图2中所示的第 一分压器和第二分压器的示意性电^^图。图4说明图2中所示的测试模式决定块的一部分的示意性电路图。图5说明图2中所示的比较器和緩冲单元的示意性电路图。图6A至图6C说明根据本专利技术的实施例的图2中所示的复用单元(multiplexing unit)的示意性电路图。图7A和图7B说明描述图2中所示的内部功率监视装置的操作的时序图。 图8说明基于多个参考电源电压描绘内部电源电压的数字化的时序图。 图9说明根据本专利技术的另 一 实施例的内部功率监视装置的方块图。具体实施方式下文中，将参看附图详细描述根据本专利技术的特定实施例的诸如存储器件 (例如，DRAM和SRAM)的半导体器件。图2说明根据本专利技术的 一 实施例的内部功率监视装置的方块图。如图标，该内部功率监视装置包括转换装置201,其用于将内部电源电压 与参考电源电压之间的差转换为数字信号；以及输出装置203,其用于响应于 测试模式信号而传输该数字信号。转换装置201包括第一分压器205,其用于以一预定比率分割内部电源 电压的电平；第二分压器207,其用于以该预定比率分割参考电源电压的电平； 以及比较单元209,其用于比较该第 一分压器205与该第二分压器207的输出以 产生数字信号。转换装置201进一步包括供应有参考电源电压的输入衬垫213以及耦接于 该输入衬垫213与该第二分压器207之间的静电》文电(ESD)单元211 。该输出装置203包括緩沖单元215,其用于緩冲自比较单元209输出的数字信号以产生经緩冲的数字信号VM—OUT;以及复用单元217,其用于响应于 包括于测试模式信号中的测试使能信号TVM—EN而将经緩沖的数字信号 VM—OUT传输至衬垫221 。本文中，衬垫221包括用于地址输入/输出的地址衬垫、用于数据输入/输 出的数据衬垫以及不适于数据存取的监视衬垫。监视衬垫为仅用于检查内部 电源电压的电平的专用4十垫。内部功率监视装置可使用普通衬垫，例如，衬垫221。由于广泛用于半导 体器件的操作的普通衬垫耦接至封装的针脚或焊球，所以在封装该半导体器 件后可测量该半导体器件内的内部电源电压。测试使能信号TVM—EN产生自测试模式决定块219。测试模式决定块219 确定该半导体器件的操作模式且产生测试使能信号TVM一EN,用于控制转换 装置201、输出装置203或两者。图3A和图3B说明根据本专利技术的实施例的图2中所示的第 一分压器205—A 和205—B以及第二分压器207—A和207—B的示意性电路图。参看图3A,第一分压器205—A包括两个串联连接的电阻器R1和R2，且以电压VIPWR的电压电平。同样，第二分压器207—A包括两个串联连接的电阻器R3和R4，且以一基 于该两个电阻器R3和R4的电阻确定的预定比率来分割输入的参考电源电压 VFORCE的电压电平。第一分压器205—A和第二分压器207一A的输出为比较器209的输入。若参 考电源电压VFORCE在由另 一装置调整后经由输入村垫213而输入，则在转换 装置201中可省略第二分压器207一A。参看图3B，第 一分压器205一B和第二分压器207—B支持监视多个内部电源 电压VIPWRO、 VIPWR1和VIPWR2的操作。第一分压器205—B包括多个传输门TG1、 TG2和TG3，其用于响应于测 试选择信号TVMO 、 TVM1和TVM2而传输多个内部电源本文档来自技高网...

【技术保护点】
一种用于监视在半导体器件中使用的内部电源电压的设备，其包含：　　　　转换装置，其用于将内部电源电压与参考电源电压之间的差转换为数字信号；以及　　　　输出装置，其用于响应于测试模式信号而传输该数字信号。

【技术特征摘要】
KR 2006-9-21 91625/061、一种用于监视在半导体器件中使用的内部电源电压的设备，其包含转换装置，其用于将内部电源电压与参考电源电压之间的差转换为数字信号；以及输出装置，其用于响应于测试模式信号而传输该数字信号。2、 如权利要求l的设备，其中该转换装置包括 第一分压器，其用于以预定比率分割该内部电源电压的电平； 第二分压器，其用于以该预定比率分割该参考电源电压的电平；以及 比较单元，其用于比较该第 一分压器与该第二分压器的输出以产生该数字信号。3、 如权利要求2的设备，其中该第一分压器包括至少两个电阻器，所述 电阻器用于以基于所述电阻器的电阻而确定的电阻比率来分割该内部电源电 压的该电压电平。4、 如权利要求2的设备，其中该第一分压器进一步包括传输门，该传输 门用于响应于该测试模式信号而传输该内部电源电压。5、 如权利要求2的设备，其中该内部电源电压包括供应至包括于该半导 体器件中的不同功能单元以用于支持所述功能单元的操作的多个内部电源。6、 如权利要求5的设备，其中该第一分压器包括多个电阻器和至少一个 传输门以用于响应于该测试模式信号而以不同电阻比率来分割所述内部电 源。7、 如权利要求6的设备，其中所述传输门的数目等于所述内部电源的数 目，且所述电阻器的数目大于所述传输门的数目。8、 如权利要求2的设备，其中就该第二分压器的内部结构而言，其等同 于该第一分压器。9、 如权利要求l的设备，其中该转换装置进一步包括 输入衬垫，其供应有该参考电源电压；以及 静电放电单元，其耦接于该输入衬垫与该第二分压器之间。10、 如权利要求l的设备，其中该输出装置包括 緩冲单元，其用于緩冲该数字信号；以及复用单元，其用于响应于该测试模式信号而将该数字信号传输至一衬垫。11、 如权利要求10的设备，其中该复用单元包括 第一反相器，其用于使该测试模式信号反相；逻辑与非门，其用于对该数字信号和该测试模式信号执行逻辑与非运算； 逻辑或非门，其用于对该数字信号和来自该第一反相器的输出执行逻辑 或非运算；PMOS晶体管，其具有耦接至该逻辑与非门的栅极；以及 NMOS晶体管，其具有耦接至该逻辑或非门的栅极，其中在该PMOS晶体 管与该NMOS晶体管之间的节点上供应的信号被输出为至该衬垫的数据。12、 如权利要求ll的设备，其中偶数个反相器位于该逻辑与非门与该 PMOS晶体管之间以及该逻辑或非门与该NMOS晶体管之间。13、 如权利要求9的设备，其中该衬垫包括用于地址输入/输出的地址衬 垫、用于数据输入/输出的数据衬垫和不适于数据存取的监视衬垫。14、 如权利要求10的设备，其中该复用单元在数据存取期间进一步响应 于数据输出使能信号而传输数据。15、 如权利要求10的设备，其中该复用单元包括 数据输出块，其用于将数据传递至该衬垫；数字信号输出块，其用于响应于该测试模式信号而将该数字信号传递至 该才十垫；以及输出控制器，其用于响应于该测试模式信号和数据输出使能信号而控制 该数据输出块。16、 如权利要求15的设备，其中该输出控制器包括 反相器，其用于使该数据输出使能信号反相；以及逻辑或非门，其用于对该测试模式信号和该反相器的输出执行逻辑或非 运算。17、 如权利要求15的设备，其中该数据输出块包括 第 一反相器，其用于使来自该输出控制器的输出反相；逻辑与非门，其用于对该数据和该来自该输出控制器的输出执行逻辑与非运算；逻辑或非门，其用于对该数据和来自该第一反相器的输出执行逻辑或非 运算；PMOS晶体管，其具有耦接至该逻辑与非门的栅极；以及NMOS晶体管，其具有耦接至该逻辑或非门的栅极，其中在该PMOS晶体 管与该NMO S晶体管之间的节点上供应的信号被输出为至预定衬垫的该数据。18、 如权利要求17的设备，其中偶数个反相器位于该逻辑与非门与该 PMOS晶体管之间以及该逻辑或非门与该NMOS晶体管之间。19、 如权利要求15的设备，其中该数字信号输出块包括 第一反相器，其用于使该测试模式信号反相；逻辑与非门，其用于对该数字信号和该测试模式信号执行逻辑与非运算； 逻辑或非门，其用于对该数字信号和来自该第一反相器的输出执行逻辑 或非运算；PMOS晶体管，其具有耦接至该逻辑与非门的栅极；以及 NMOS晶体管，其具有耦接至该逻辑或非...

【专利技术属性】
技术研发人员：都昌镐，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]