具备静态型存储单元的半导体存储装置制造方法及图纸

一种具备静态型存储单元的半导体存储装置，其中，在字线驱动器的电源节点上设置使电源电压（ＶＤＤＲ）降压的驱动器电源电路（１０）。该驱动器电源电路（１０）包括Ｎ＋掺杂多晶硅非硅化物电阻元件（２０）以及使驱动器电源节点（１１）的电压电平降低的下拉电路。该下拉电路包含：其阈值特性与存储单元晶体管相同的将驱动器电源节点的电压电平下拉的下拉晶体管（２１）；以及至少调整该下拉晶体管（２１）的栅电压的栅极控制电路（３０）。该栅极控制电路与存储单元晶体管的阈值电压变化联动地校正该下拉晶体管的栅极电位。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，特别涉及在低电压工作条件下也能稳定地进行数据写入与读出的静态型半导体存储装置的结构。
技术介绍
0002 伴随精细化技术的进展，如果使晶体管元件精细化，则从元件可靠性及功耗的观点来看，需要相应于精细化的电压定标。另外，伴随精细化，制造参数的变动影响会增大，构成存储单元的晶体管(绝缘栅型场效应晶体管，下面称作MOS晶体管)的阈值电压的偏差增大，其动作容限下降。其结果是在半导体存储装置中，在低电源电压下难以稳定地进行数据写入与读出。 0003 已提出了旨在实现在这种低电源电压下也能稳定地进行数据写入/读出的各种结构。 0004 在非专利文献1(K.Zhang et al.，“A 3-GHz 70Mb SRAM in 65nmCMOS Technology with lntegrated Column-based Dynamic PowerSupply”，ISSCC 2005，Digest of Technical Papers，Feb.2005，pp.474-475)中提出的结构是在数据读出及写入时，通过转换存储单元的电源电压电平，改善静本文档来自技高网...

【技术保护点】
一种半导体存储装置，其中设有：　　　　按行列状排列的多个静态型存储单元；　　　　对应于各所述存储单元行而设并分别连接对应的行的存储单元的多根字线；　　　　对应于各所述字线而配并将分别被地址指定的字线驱动为选择状态的多个字线驱动器；以及　　　　使主电源节点的电压降压而供给所述字线驱动器的驱动器电源节点的驱动器电源电路，　　　　所述驱动器电源电路包括连接在所述主电源节点和所述驱动器电源节点之间的电阻元件以及将所述驱动器电源节点的电压下拉的下拉电路。

【技术特征摘要】
JP 2006-8-10 2006-218514;JP 2007-5-10 2007-1257981.一种半导体存储装置，其中设有按行列状排列的多个静态型存储单元；对应于各所述存储单元行而设并分别连接对应的行的存储单元的多根字线；对应于各所述字线而配并将分别被地址指定的字线驱动为选择状态的多个字线驱动器；以及使主电源节点的电压降压而供给所述字线驱动器的驱动器电源节点的驱动器电源电路，所述驱动器电源电路包括连接在所述主电源节点和所述驱动器电源节点之间的电阻元件以及将所述驱动器电源节点的电压下拉的下拉电路。2.权利要求1记载的半导体存储装置，其中所述下拉电路包括多个各自具有与所述存储单元的构成要素即晶体管相同的电气特性的、互相并联设置的单位晶体管，作为下拉元件。3.权利要求1记载的半导体存储装置，其中所述电阻元件是与晶体管元件不同的无源电阻元件。4.权利要求3记载的半导体存储装置，其中所述无源电阻元件是N型掺杂多晶硅电阻。5.权利要求4记载的半导体存储装置，其中各所述存储单元包含绝缘栅型场效应晶体管，作为构成要素，所述N型掺杂多晶硅电阻具有与规定所述绝缘栅型场效应晶体管的沟道长度的栅长实质上相同的布线宽度。6.权利要求4记载的半导体存储装置，其中所述N型掺杂多晶硅电阻是非硅化物多晶硅电阻。7.权利要求1记载的半导体存储装置，其中所述下拉电路包含将所述驱动器电源节点的电压下拉的下拉用绝缘栅型场效应晶体管；以及设定所述下拉用晶体管的栅电压的栅极控制电路。8.权利要求7记载的半导体存储装置，其中所述栅极控制电路包括具有与各所述存储单元的构成要素即晶体管相同的电气特性的、以源极跟随器状态连接在所述主电源节点和所述下拉用晶体管的栅极之间的源极跟随器晶体管。9.权利要求7记载的半导体存储装置，其中所述栅极控制电路包括连接在所述下拉用晶体管的栅极和接地节点之间的N型掺杂多晶硅电阻元件。10.权利要求9记载的半导体存储装置，其中各所述存储单元包含绝缘栅型场效应晶体管，作为构成要素，所述N型掺杂多晶硅电阻元件具有与规定所述绝缘栅型场效应晶体管的沟道长度的栅长实质上相同的布线宽度。11.权利要求9记载的半导体存储装置，其中所述N型掺杂多晶硅电阻是非硅化物多晶硅电阻。12.权利要求7记载的半导体存储装置，其中所述栅极控制电路包含连接在所述主电源节点和所述下拉用晶体管的栅极之间的N型扩散电阻。13.权利要求12记载的半导体存储装置，其中各所述存储单元包含绝缘栅型场效应晶体管，作为构成要素，所述N型扩散电阻具有与规定所述存储单元的晶体管的沟道宽度的栅宽实质上相同的宽度。14.权利要求1记载的半导体存储装置，其中所述下拉电路包含用以将所述驱动器电源节点的电压下拉的下拉用绝缘栅型场效应晶体管；以及设定所述下拉用晶体管的至少背面栅极的电压的栅极控制电路。15.权利要求1记载的半导体存储装置，其中所述多个存储单元分割为多个行块，所述驱动器电源电路包含各自共同连接在对应的行块的字线驱动器的电源节点的多个子电源电路，它们对应于各所述行块而配置，各所述子电源电路包含根据行块指定信号有选择地切断所述驱动器电源节点和接地节点之间的电流路径的开关元件。16.权利要求1记载的半导体存储装置，其中所述下拉电路包含互相并联的各自可设为导通状态或非导通状态的多个单位晶体管，用以将所述驱动器电源节点的电压下拉。17.权利要求1记载的半导体存储装置，其中所述下拉电路包含用以将所述驱动器电源节点的电压下拉的下拉用...

【专利技术属性】
技术研发人员：薮内诚，新居浩二，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]