快闪存储器件和操作该器件的方法技术

公开了一种在快闪存储器件中执行读取操作的方法。快闪存储器具有包括至少一个块的存储单元阵列，所述块具有多个页。该方法包括接收读取命令以从块中的所选择的页读取数据；确定该块是否具有未被编程的页；对确定未被编程的至少一个页执行假数据编程操作；以及在假数据编程操作完成之后执行读取命令以读取所选择页的数据。

【技术实现步骤摘要】

本专利技术涉及具有多电平单元(multi-level cell)的快闪存储器件。更 具体地，本专利技术涉及一种用于与特定单元的LSB或MSB编程操作无关地 以所设置的电压电平执行读取操作的方法。
技术介绍
通常，将快闪存储器分类为NAND或NOR快闪存储器。在此，NOR 快闪存储器因为存储单元独立地连接到位线和字线而具有良好的随机存 取时间特性。然而，在NAND快闪存储器中，因为存储单元是串联连接 的，所以一个单元串只需要一个接触点，因此从集成度来看，NAND快 闪存储器具有良好的特性。因此，通常在高度集成的快闪存储器中使用 NAND快闪存储器。近来，为了提高快闪存储器的集成度,对用于在一个存储单元中存储 多个数据的多位单元进行了积极的研究。这种存储单元称为多电平单元(MLC )。用于存储一位的存储单元称 为单电平单元(SLC)。通常，MLC可以用多电平来编程。图1是示出根据MLC快闪存储器的编程的阈值电压分布图。图1示出通过可变电平方法编程的用于存储至少两位的MLC的电压 分布。如图1所示，当对最低有效位(LSB, least significant bit)进行了编 程时，擦除单元110和编程单元120具有基于电压V1的电压分布。快闪存储器的每一个字线中包括额外的标记单元F,以表示是否只有LSB已 被编程(例如第一状态170 )或者是否LSB和MSB都已被编程(例如第 二状态180 )。当对最高有效位(MSB, most significant bit)的编程结束时，擦除单元 110转换成擦除单元130和140，编程单元120转换成编程单元150至160。 另外，基于电压V5对标记单元F编程(即，第二状态180)，因此，标记 单元F用于表示最高有效位和最低有效位都已被编程。图2A示出MLC快闪存储器中的存储块的图示。参考图2A， MLC快闪存储器中的存储单元阵列200包括存储单元 210和标记单元220。存储单元阵列的每个存储单元212被配置成存储2 位或更多位数据。为了便于说明，在图2A中将每个存储单元212表示为 能够存储2位数据。标记单元220用于表示连接到同一字线的存储单元即 同 一页中的存储单元的编程状况。每个字线耦合到多个存储单元和一个标 记单元。标记单元220表示是否对相应的页执行了高编程(high program)操 作。如果标记单元220处于第二状态180(见图1 )，则执行了高编程操作， 其中，最低有效位页和最高有效位页均已被编程。例如，当存储单元212 被配置成存储2位数据时，字线WLO至WL〈N〉中的每一个可以执行 对最低有效位页进行编程的操作和对最高有效位页进行编程的另一操作。 如果字线WLO已对最低有效位页和最高有效位页进行了编程，则标记 单元F被编程为第二状态180以表示执行了高编程操作。然而，在第(k+l)字线WL〈1^仅对最低有效位页进行编程的情况 下，与第(k+l)字线WL〈b有关的标记单元F〈b保持没有被编程的擦 除单元170的状态以表示只对最低有效位页进行了编程。图2B是示出图2A中的存储块的编程顺序的视图，其中，以页为单 位执行编程。存储块连接到字线WL〈0至WL<N>。每个字线连接到一 起限定物理页的多个存储单元和一个标记单元。多电平单元212被配置成存储N位数据。每个多电平单元212可以 通i^f目应的字线被编程为N个不同的状态。因此，每个物理页提供N个 逻辑页。MLC快闪存储器根据响应于输入的数据而设置的顺序以逻辑页为单 位执行编程。在此，MLC快闪存储器在字线WLO至WL〈N〉中的每一个中以从第一逻辑页到第N逻辑页的顺序进行编程，或者根据通过参考 周围存储单元间的干扰等而设置的顺序以逻辑页为单位执行编程。通常使用的方法包括控制编程使得当以逻辑页为单位执行编程时不 连续地对相邻页进行编程。另夕卜，地址计数器(未示出)根据预置的页顺序对地址进行计数以对 输入的数据执行编程。此外，在编程^作期间根据第一至第N逻辑页的编程状态对标记单 元F进行编程。其结果是，标记单元F示出关于字线的编程状态的信息。例如，如果与图2B中的第一字线WLO有关的第一至第N逻辑页 已全部被编程，则将标记单元FO编程为第二状态180。在此，通常使 用的标记单元F是SLC。如上所述，如果存储单元存储N位数据，则相应的字线具有N个逻 辑页。因此，执行了N次编程^Mt。例如，如果存储单元存储四位数据，则相应的字线具有四个逻辑页。 其结果是，需要执行四次编程操作以结束对与该字线相关联的所有四个逻 辑页的编程。在这种情况下，标记单元F应该具有两个SLC以表示四个 编程状态。在针对上述快闪存储单元的读取操作中，首先读取标记单元F的数 据以获得编程状态信息。使用标记单元的编程状态信息来选择合适的阈值 电压。然后，使用所选择的阁值电压读M储在存储单元中的数据。为了执行上述方法，标记单元F中所包含的SCL的数目应该根据存 储单元被配置要存储的位的数目而增加。这可能减少能够用于存储数据的 存储单元的数目。另外，因为在通过读取标记单元F验证了编程状态之后确定用于读 M储在存储单元中的数据的电压电平，所以如果标记单元F中的数据有 错误，则难以读M储在存储单元中的数据。此外，读取操作所需的时间 可能随着标记单元F的数目的增加而增加。
技术实现思路
本专利技术涉及一种可以在没有标记单元的情况下工作的MLC非易失性 存储器件，其中标记单元表示存储单元的编程状态。非易失性存储器件可以是NAND或NOR快闪存储器件。在一个实施例中，快闪存储器件包括存储单元阵列，存储单元阵列被 配置成具有至少 一个包括多个物理页的块，每个物理页限定多个逻辑页。 控制器被配置成在允许执行读取命令之前启动假数据编程操作以对未被 编程的块的逻辑页进行编程。控制器具有存储部，存储部用于存储在假数 据编程操作中使用的假数据。控制器被配置成随机产生在假数据编程操作 中使用的假数据，其中，块不包括标记单元。存储单元阵列具有至少一个 冗余页以在假数据编程操作期间存储假数据。一个实施例涉及一种在具有存储单元阵列的快闪存储器件中执行读 取操作的方法，该存储单元阵列包括至少一个块，块具有多个页。该方法 包括接收读取命令以从块中所选择的页中读取数据；确定步骤，确定块 是否具有未被编程的页；对确定未被编程的至少 一个页执行假数据编程操 作；以;M^假数据编程操作完成之后，执行读取命令以读取所选择的页的 数据。在一个实施例中，假数据编程操作将假数据编程到确定还未被编程的 所有页。块包括多个物理页，每个物理页限定多个逻辑页，其中，确定步 骤包括确定块中所有的逻辑页是否已被编程。假数据编程操作将假数据编 程到冗余页。另 一实施例涉及一种将数据编程到具有存储单元阵列的快闪存储器 件中的方法，存储单元阵列包括至少一个块，块包括多个页。该方法包括 接收编程命令以对块中的多个页进行编程;以预先定义的顺序对所述多个 页进行编程；以及存储与所述多个页中最后被编程的页相对应的地址。以 递增的顺序对所述多个页i^行编程。又一 实施例涉及一种在具有存储单元阵列的快闪存储器件中执行读 取IHt的方法，存储单元阵列包括至少一个块，块具有多个页。该方法包 括接收读取命令以读取本文档来自技高网...

【技术保护点】
一种快闪存储器件，包括：　　　　存储单元阵列，其被配置成具有至少一个包括多个页的块；以及　　　　控制器，其被配置成在允许执行读取命令之前启动假数据编程操作以对未被编程的块的页进行编程。

【技术特征摘要】
KR 2007-1-23 10-2007-00070461.一种快闪存储器件，包括存储单元阵列，其被配置成具有至少一个包括多个页的块；以及控制器，其被配置成在允许执行读取命令之前启动假数据编程操作以对未被编程的块的页进行编程。2. 根据权利要求1所述的快闪存储器件，其中，所述控制器具有存 储部，所述存储部用于存储在假数据编程操作中使用的假数据。3. 根据权利要求1所述的快闪存储器件，其中，所述控制器被配置 成随机产生在假数据编程操作中使用的假数据，其中，块不包括标记单元。4. 根据权利要求1所述的快闪存储器件，其中，所述存储单元阵列 具有至少一个冗余页以在假数据编程操作期间存储假数据。5. —种在具有存储单元阵列的快闪存储器件中执行读取操作的方 法，所述存储单元阵列包括至少一个块，所述块具有多个页，所述方法包 括接收读取命令以从块中所选择的页中读取数据； 确定步骤，确定块是否具有未被编程的页； 对确定未被编程的至少一个页执行假数据编程操作；以及 在假数据编程操作完成之后，执行读取命令以读取所选择的页的数据。6. 根据权利要求5所述的方法，还包括编程步骤，以预先定义的顺序对块中的页进行编程；以及存储步骤，存储与最后被编程的页相对应的地址，其中，在执fr^取命令之前执行所述编程步骤和所述存储步骤。7. 根据权利要求6所述的方法，其中，所述确定步骤包括 确定所存储的地址是否表示块的最后一页已被编程。8. 根据权利要求5所述的方法，其中，假数据编程操作将假数据编 程到确定还未被编程的所有页。9. 根据权利要求5所...

【专利技术属性】
技术研发人员：金有声，金德柱，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]