具有纠错存储器的系统解码器及对其控制的方法技术方案

一种具有纠错存储器的高速传送数据的系统解码器及对其控制的方法。一种具有解扰器以恢复在数据编码过程中加扰的数据的光盘再现装置的系统解码器包括：第一和第二存储器，用于纠错；以及存储器控制器，用于在把从光盘读取和解调的数据写入存储器中的一个的同时把已纠错数据传送到解扰器，及用于在写和读已解调和已纠错数据的同时对写入另一个存储器的数据进行纠错。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及光盘再现装置的系统解码器，具体说涉及具有纠错存储器的高速传送数据的系统解码器及控制该系统解码器的方法。自从大约在20年前开创能用激光光束读取记录在记录媒介上的数据的光盘技术以来，光盘再现装置例如激光光盘(LD)播放机或紧凑光盘(CD)播放机已普遍作为家用电器。使用这种光盘的记录/再现装置正在进入实用阶段。近来，随着短波激光器或记录/再现技术的开发，除了改写技术之外，高密度取得了进展。同时，数字图像压缩技术一直在快速前进。尤其是，MPEG2(运动图像专家组2)可以再现足够好的图像质量以便以低于10Mbps的传输速度在家中接收。在音频领域，能再现多声道音频的音频压缩技术AC-3导致了高音质和多重音响。预期数字视盘(DVD)与可记录数字视盘(或多用途盘)在取代现有的视频记录/再现装置即磁带录像机(VTR)和CD-ROM方面将起到主要作用。这种DVD是数字运动图像盘介质之一，是能存储2小时或更长时间的MPEG2数字图像的高画质高音质的多媒体存储设备。附图说明图1示意性表示一般的DVD再现装置。当盘10被盘驱动电机16转动时，由滑板式拾取器电机14驱动及含有光学头12的光拾取器13把从盘10再现的数据变换为模拟RF(无线电频率)信号。该模拟RF信号被形成脉冲波形，数据流ESM传送到PLL(锁相环)20和系统解码器18。系统解码器18对数据流ESM解调、纠错和解扰。由相位比较器、压控振荡器和频率倍除器等组成的数字PLL20产生与由任何光盘产生的信号同步的第一时钟。盘驱动控制器22根据从同步检测器(未示出)提供的帧同步信号Sf控制盘转动的恒定线速和考虑到频率伺服、相位伺服等的其他与盘有关的操作。微处理器24根据控制程序控制DVD再现装置的总的操作。例如，如果从音频解码器42、视频解码器36或ROM(只读存储器)解码器32接收到传送开始信号，微处理器24就产生传送控制信号。由石英晶体振荡器组成的系统时钟产生器26产生第二时钟作为系统时钟PLCK，并把系统时钟PLCK传送到盘驱动控制器22和纠错器(未示出)。连接到系统解码器18的第一存储器28是用于纠错的存储器，其使用SRAM(静态随机存取存储器)。第二存储器30是路径缓冲存储器，其使用DRAM(动态随机存取存储器)。大部分包含在主机(例如，个人计算机)中的ROM解码器32根据主机命令而操作，它根据一种接口类型把从系统解码器18产生的数据传送给主机。多路信号分离器34接收来自系统解码器18的音频和视频信号，并分别把已分离的音频和视频信号传送到AC3/MPEG音频解码器42和MPEG2视频解码器36。分别从视频解码器36和音频解码器42解码的视频数据和音频数据传送到NTSC(或PAL)编码器38和数模(D/A)变换器44，并分别输出到监视器40和扬声器46。图2是图1系统解码器18的详细方框图。用于纠错的第一存储器28是SRAM。用于缓冲数据的第二存储器30是DRAM。通过光学头12读出的数据流ESM通过ESM解调器100中的32位移位寄存器102和16至8解调器104而被解调制。同步检测器106从由32位移位寄存器120产生的数据中检测出帧同步信号Sf，并把检出的帧同步信号Sf传送给数PLL20。与此同时，经过EFM解调器100解调的数据在纠错码(ECC)存储器控制器108的控制下存储到第一存储器28中。在ECC存储器控制器108的控制下存储在第一存储器28中的数据以块为单位读出并传送到纠错器110。来自纠错器110的已纠错数据在ECC存储器控制器108的控制下传送到解扰器和差错检测器112。解扰器和差错检测器112中的解扰器恢复在数据编码过程中加扰的数据，其差错检测器检测已解扰数据的差错。解扰和检错以扇区为单位进行。从解扰器和差错检测器112检测出的差错信息在微处理器存储器存取控制器116的控制下与数据一起存储到第二存储器30中。在经过微处理器接口122的微处理器24的控制下，微处理器存储器存取控制器116控制缓冲器写控制器114、缓冲器读控制器118和路径缓冲存储控制器120。缓冲器写控制器114在微处理器存储器存取控制器116的控制下把来自解扰器和差错检测器112的已解扰已检错数据写入第二存储器30。缓冲器读控制器118在微处理器存储器存取控制器116的控制下读取已存储在第二存储器30中的数据并将读出的数据传送到音频/视频(A/V)解码器接口和DVD-ROM接口126。微处理器接口122在系统解码器18和微处理器24之间连接发送/接收信号。在操作中，进行数据流的同步检测、识别(ID)检测和解调制。其次，实现检错和纠错。此后，执行已纠错数据的解扰、检错和路径缓冲。第一存储器28具有第一区，用于缓冲已EFM解调的数据；第二区，用于水平和垂直地对已缓冲的纠错块纠错；及第三区，用于把已纠错数据传送到第二存储器30。即，ECC存储器控制器108把已EFM解调的数据存入第一存储器28的第一区，以块为单位地读出并纠错存储在第一区中的数据，把已纠错数据存入第一存储器28的第三区，并把存储在第三区中的数据传送到第二存储器30。在此数据处理中，ECC存储器控制器108处理数据的顺序是读数据、纠错、传送数据、读数据、纠错、再传送数据。即，由于数据从一个存储器的三个区中存取，所以纠错速度受到损害。因此具有这种系统解码器18的光盘再现装置在数据处理速度和数据传送速度方面是慢的。因此本专利技术的一个目的在于提供一种具有纠错存储器的光盘再现装置系统解码器，这种系统解码器通过提高纠错速度来提高数据处理和数据传送的速度。本专利技术的另一目的是提供一种控制纠错存储器的方法，其能提高具有系统解码器的光盘再现装置中的纠错速度。按照本专利技术的一个方面，具有解扰器以恢复在数据编码过程中加扰的数据的光盘再现装置的系统解码器包括第一和第二存储器，用于纠错；以及存储器控制器，用于在把从光盘读出和解调的数据写入存储器中的一个的同时把纠错后的数据传送到解扰器，和在写和读已解调已纠错数据的同时对写入另一个存储器的数据进行纠错。按照本专利技术的另一方面，控制光盘再现装置第一和第二纠错存储器的方法包括以下步骤一旦接收到包括主数据、内校验数据和外校验数据的一个数据扇区的解调数据就交替地把一个纠错块写入第一和第二存储器；对相应的一个纠错块纠错；以及当把一个纠错块写入任何一个存储器时读取已纠错数据。从结合附图作出的下列详细说明，本专利技术的这些和另一些目的、特点和优点将更为明显。图1是一般数字视盘(或多用途盘)再现装置的方框图；图2是图1所示的系统解码器的详细方框图；图3是按照本专利技术优先实施例的系统解码器的详细方框图；图4是按照本专利技术优先实施例的图3 ECC存储器控制器的详细方框图5是表示按照本专利技术优先实施例的存储器控制器数据处理程序的流程图；图6表示按照本专利技术优先实施例的解调后的数据扇区结构；图7表示按照本专利技术优先实施例的一个纠错块的结构；以及图8表示按照本专利技术优先实施例的第三和第四存储器中每一个存储器的映射表结构。对本专利技术的优先实施例将参考附图进行如下的详细说明。应注意的是在所有各图中相同标号表示相同单元。在以下说明中，提出许多具体细节，如纠错块的大小、一个字的记录时间、最大存取次数、详细的处理流等等，是为本文档来自技高网...

【技术保护点】
一种具有解扰器以恢复在数据编码过程中加扰的数据的光盘再现装置的系统解码器，所述系统解码器包括：第一和第二存储器，用于纠错；以及存储器控制器，用于在把从所述光盘读取和解调的数据写入所述存储器之一的同时把已纠错数据传送给所述解扰器，及用于在写和读所述已解调和已纠错数据的同时对写入另一存储器的数据进行纠错。

【技术特征摘要】
KR 1997-1-15 1032/971.一种具有解扰器以恢复在数据编码过程中加扰的数据的光盘再现装置的系统解码器，所述系统解码器包括第一和第二存储器，用于纠错；以及存储器控制器，用于在把从所述光盘读取和解调的数据写入所述存储器之一的同时把已纠错数据传送给所述解扰器，及用于在写和读所述已解调和已纠错数据的同时对写入另一存储器的数据进行纠错。2.如权利要求1所述的系统解码器，其中所述存储器控制器与纠错同步信号同步地进行纠错和数据存取。3.如权利要求2所述的系统解码器，其中所述第一和第二存储器形成在单个芯片中。4.如权利要求3所述的系统解码器，其中所述光盘再现装置是数字视...

【专利技术属性】
技术研发人员：赵灿东，沈载晟，郑宗植，金秉俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]