存储器件及其铁电场效应晶体管和读取方法技术

一种配置为多位存储器件的铁电场效应晶体管(FeFET)，该FeFET包括：半导体衬底，在该半导体衬底中具有源极区，在该半导体衬底中具有漏极区；栅极堆叠件在半导体衬底上，其中源极区和漏极区延伸到栅极堆叠件的相对侧，该栅极堆叠件包括在半导体衬底上方的铁电层，以及在铁电层上方的栅极区。晶体管还包括铁电层的第一端和第二端，其分别对应于源极和漏极区。铁电层包括偶极子。在铁电层的第一端的第一组偶极子具有第一极化。在铁电层的第二端的第二组偶极子具有第二极化，第二极化与第一极化基本上相反。本发明专利技术的实施例还涉及存储器件及读取铁电场效应晶体管的方法。铁电场效应晶体管的方法。铁电场效应晶体管的方法。

【技术实现步骤摘要】
存储器件及其铁电场效应晶体管和读取方法


[0001]本专利技术的实施例涉及存储器件及其铁电场效应晶体管和读取方法。

技术介绍

[0002]存储器单元是存储器的基本构建块。可以使用不同的技术来实现它，例如双极、金属氧化物半导体(MOS)和其他半导体器件。它也可以由诸如铁氧体磁芯或磁性气泡的磁性材料制成。不管使用哪种实现技术，二进制存储器单元的目的都是相同的，即存储一位二进制信息。在一些方法中，将存储器单元置位以存储1，并且将其复位以存储零。
[0003]铁电场效应晶体管(FeFET)是一种场效应晶体管(FET)，其包括夹在器件的栅极和源极
‑
漏极导电区之间的铁电材料的层。基于FeFET的器件用于FeFET存储器—一种单晶体管二进制非易失性存储器。

技术实现思路

[0004]根据本专利技术实施例的一个方面，提供了一种配置为多位存储器件的铁电场效应晶体管(FeFET)，FeFET包括：半导体衬底，包括：源极区，位于半导体衬底中；和漏极区，位于半导体衬底中；栅极堆叠件，位于半导体衬底上方，源极区和漏极区延伸到栅极堆叠件的相对侧，栅极堆叠件包括：铁电层，位于半导体衬底上方；栅极区，位于铁电层上方；并且其中：铁电层的第一端和第二端靠近相应的源极和漏极区；铁电层包括偶极子；在铁电层的第一端处的第一组偶极子具有第一极化；
[0005]在铁电层的第二端处的第二组偶极子具有第二极化，第二极化与第一极化基本上相反。
[0006]根据本专利技术实施例的另一个方面，提供了2位存储器件，包括：衬底；源极区，位于衬底中；漏极区，位于衬底中；和栅极堆叠件，位于衬底上方，相对于第一方向从源极区延伸到漏极区，栅极堆叠件包括：铁电层，位于衬底上方；和栅极区，位于铁电层上方；以及其中：铁电层的第一端和第二端对应于源极和漏极区。铁电层包括偶极子。铁电层的偶极子相对于第一方向不对称地极化，铁电层的第一端处的第一组偶极子具有第一极化，铁电层的第二端处的第二组偶极子具有第二极化，第二极化基本上与第一极化相反；铁电层的第一端的第一极化表示2位存储器件的第一位；和铁电层的第二端的第二极化表示2位存储器件的第二位。
[0007]根据本专利技术实施例的又一个方面，提供了一种读取铁电场效应晶体管(FeFET)的方法，方法包括：从存储两个位的2位存储器件中读取两个位的第二位，2位存储器件包括第一源极/漏极(S/D)端子、第二S/D端子、栅极端子和铁电层，第二位存储在铁电层的第一端，第一端靠近第一S/D端子，读取第二位包括：向栅极端子施加栅极亚阈值电压；向第二S/D端子施加读取电压；向第一S/D端子施加不干扰电压；和在第二S/D端子处感测第一电流；以及其中，读取电压低于亚阈值电压。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1A
‑
图1B是根据一些实施例的2位铁电场效应晶体管(FeFET)的对应截面。
[0010]图1C
‑
图1E是根据一些实施例的表示在相应不同条件下的沟道带势垒部分的相应波形。
[0011]图2A
‑
图2B是根据一些实施例的2位FeFET的对应截面。
[0012]图2C
‑
图2E是根据一些实施例表示在相应不同条件下的沟道带势垒部分的相应波形。
[0013]图3A
‑
图3B是根据一些实施例的2位FeFET的对应截面。
[0014]图3C
‑
图3E是根据一些实施例的表示在相应不同条件下的沟道带势垒部分的相应波形。
[0015]图4A
‑
图4B是根据一些实施例的2位FeFET的对应截面。
[0016]图4C
‑
图4E是根据一些实施例的表示在相应不同条件下的沟道带势垒部分的相应波形。
[0017]图5A
‑
图5B是根据一些实施例的对应的2位FeFET的对应截面。
[0018]图6A是根据一些实施例的用于写入FeFET的流程图。
[0019]图6B是根据一些实施例的用于擦除FeFET的流程图。
[0020]图7是根据一些实施例的用于读取FeFET的流程图。
具体实施方式
[0021]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0022]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0023]在一些实施例中，铁电场效应晶体管(FeFET)被配置为2位存储器器件，其存储位(b1，b0)的不同数据状态。FeFET包括在栅极区和衬底材料之间的铁电层。在铁电层的相对两端，并且在衬底材料内，是第一源极
‑
漏极(S/D)区域和第二源极
‑
漏极(S/D)区域。在一些实施例中，当表示(b1，b0)＝(0，1)或(b1，b0)＝(1，0)的数据状态时，在铁电层的第一端和第二端的偶极子具有基本上相反的极化。在一些实施例中，每个数据状态(b1，b0)＝(0，1)
和(b1，b0)＝(1，0)被描述为非对称数据状态，因此描述了在FeFET方面铁电层具有相应的不对称极化状态的FeFET的相应配置。
[0024]图1A和图1B是根据一些实施例的2位铁电场效应晶体管(FeFET)100的对应截面。
[0025]在一些实施例中，FeFET 100包括半导体衬底106，半导体衬底106包括第一源极/漏极(S/D)区108和第二S/D区110。栅极堆叠件111在半导体衬底106上方，半导体衬底106具有延伸到栅极堆叠件111的相对侧的第一S/D区108和第二S/D区110。栅极堆叠件111包括在半导体衬底106上方的铁电层104和在铁电层104上方的栅极区102。铁电层104的第一端和第二端靠近相应的第一S/D区108和第二S/D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种配置为多位存储器件的铁电场效应晶体管(FeFET)，所述FeFET包括：半导体衬底，包括：源极区，位于所述半导体衬底中；和漏极区，位于所述半导体衬底中；栅极堆叠件，位于所述半导体衬底上方，所述源极区和所述漏极区延伸到所述栅极堆叠件的相对侧，所述栅极堆叠件包括：铁电层，位于所述半导体衬底上方；栅极区，位于所述铁电层上方；并且其中：所述铁电层的第一端和第二端相应地靠近所述源极区和所述漏极区；并且所述铁电层包括偶极子；并且在所述铁电层的所述第一端处的第一组偶极子具有第一极化；并且在所述铁电层的所述第二端处的第二组偶极子具有第二极化，所述第二极化与所述第一极化基本上相反。2.根据权利要求1所述的FeFET，还包括：可逆区，在所述源极区和所述漏极区之间延伸穿过所述半导体衬底。3.根据权利要求2所述的FeFET，其中：所述可逆区的第一部分靠近所述铁电层的所述第一端；所述可逆区的第二部分靠近所述铁电层的所述第二端；并且用于所述可逆区的所述第一部分的沟道带势垒不同于用于所述可逆区的所述第二部分的沟道带势垒。4.根据权利要求1所述的FeFET，其中：相应的所述第一组偶极子和所述第二组偶极子的所述第一极化和所述第二极化表示存储2位。5.根据权利要求4所述的FeFET，其中：所述2位存储单元的第一位被配置为通过向所述源极区施加读取电压并向所述漏极区施加不干扰电压来被读取；和所述2位存储单元的第二位被配置为通过向所述源极区施加所述不干扰电压并向所述漏极区施加所述读取电压来被读取。6.根据权利要求4所述的FeFET，其中：所述第一极化表示所述铁电层的所述偶极子的相应一个的第一稳定取向状态或第二稳定取向状态中的一个，所述第二稳定取向状态与所述第一稳定取向状态基本上相反；并且所述第二极化相应地表示所述第二稳定取向状态或所述第一稳定取向状态。7.根据权利要求6所述的FeFET，其中：所述铁电层的所述第一端的所述第一极化表示所述2位存储单元的第一位；所述铁电层的所述第二端的所述第二极化表示所述2位存储单元的第二位；当所述铁电层的所述第一端的所述第一极化和所述铁电层的所述第二端的所述第二极化相应地处于所述第一稳定取向状态和所述第二稳定取向状...

【专利技术属性】
技术研发人员：林孟汉，黄家恩，贾汉中，刘逸青，杨世海，王奕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：