半导体器件及其制造方法技术

提供了半导体器件及其制造方法。半导体器件具有半导体层和位于半导体层上的栅极结构。半导体器件具有设置在半导体层上的源极和漏极端，以及位于半导体层与源极和漏极端之间的二元氧化物层。二元氧化物层。二元氧化物层。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请的实施涉及半导体器件及其制造方法。

技术介绍

[0002]半导体器件和电子组件在尺寸缩小上的发展使更多的器件和元件可以集成到一个给定的体积中，并且带来了半导体器件和/或电子组件的高集成密度。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体器件，包括：半导体层；栅极结构，设置在所述半导体层上；源极和漏极端，设置在所述半导体层上；以及二元氧化物层，设置在所述半导体层与所述源极和漏极端之间并接合所述半导体层与所述源极和漏极端。
[0004]本申请的另一些实施例提供了一种半导体器件，包括：半导体沟道层；栅极层，设置在所述半导体沟道层的上方；栅极介电层，设置在所述栅极层与所述半导体沟道层之间；源极和漏极，设置在所述半导体沟道层上；以及二元氧化物层，夹置在所述半导体沟道层与所述源极和漏极之间。
[0005]本申请的又一些实施例提供了一种制造半导体器件的方法，包括：形成半导体材料层并且在所述半导体材料层上形成二元氧化物材料层；将所述半导体材料层和所述二元材料层图案化为半导体层和二元氧化物层；在所述半导体层和所述二元氧化物层的上方形成栅极结构；在所述栅极结构和所述半导体层以及所述二元氧化物层的上方形成绝缘层；以及在所述二元氧化物层上形成源极和漏极端。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据行业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可任意增加或减少。
[0007]图1至图6是根据本专利技术的一些实施例的半导体器件的制造方法中的各个阶段的示意性截面图。
[0008]图7和图8是示出根据本专利技术的一些实施例的半导体器件的示意性截面图。
[0009]图9是示出根据本专利技术的一些实施例的结构的部分及其中的半导体器件的示意性截面图。
[0010]图10至图15是根据本专利技术的一些实施例的半导体器件的制造方法中的各个阶段的示意性截面图。
[0011]图16和图17是示出根据本专利技术的一些实施例的半导体器件的示意性截面图。
[0012]图18是示出根据本专利技术的一些实施例的半导体器件的示意性三维视图。
[0013]图19和图20是示出根据本专利技术的一些实施例的半导体器件的示意性截面图。
[0014]图21是示出根据本专利技术的一些实施例的半导体器件的示意性三维视图。
[0015]图22和图23是示出根据本专利技术的一些实施例的半导体器件的示意性截面图。
具体实施方式
[0016]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或示例。下面描述元件、值、操作、材料、布置等的具体示例以简化本专利技术。当然，这些仅仅是示例，并非旨在限制。可以设想其它的部件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为了便于描述，本文中可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0018]此外，为了便于描述，本文中可以使用诸如“第一”、“第二”、“第三”、“第四”等术语来描述相似或不同的元件或部件(如图所示)，并且可以根据存在顺序或说明文本来互换地使用。
[0019]应当理解，本专利技术的以下实施例提供了可以在各种具体文本中体现的适用构思。本文中讨论的具体实施例仅仅是说明性的，并且涉及包含多于一种半导体器件的集成结构，并且不旨在限制本专利技术的范围。本专利技术的实施例描述了以一个或多个半导体器件(诸如晶体管)形成的集成结构的示例性制造工艺以及由其制造的集成结构。本专利技术的某些实施例涉及包括半导体晶体管和其他半导体器件的结构。衬底和/或晶圆可以包括一种或多种集成电路或其中的电子组件。半导体器件可以形成在块状半导体衬底或绝缘体上硅/锗衬底上。实施例旨在提供进一步的解释而不是用来限制本专利技术的范围。
[0020]图1至图6是根据本专利技术的一些实施例的半导体器件的制造方法中的各个阶段的示意性截面图。图1至图6示出了集成结构的器件区域DR的示意性截面图。图9是示出根据本专利技术的一些实施例的结构的部分及其中的半导体器件的示意性截面图。
[0021]参考图1，在一些实施例中，提供了其中具有一个或多个连接结构102的衬底100。如图1所示，在一些实施例中，连接结构102(仅示出一个)形成在器件区域DR内的衬底100中。应当理解，连接结构102的数量可以多于一个，并且连接结构102的数量或配置不应受到本专利技术的示例性实施例或附图的限制。在图1至图6中，出于说明目的，仅示出了衬底100的器件区域DR的部分。在一些实施例中，衬底100还包括一个或多个有源组件(诸如晶体管、二极管、光电器件)和/或一个或多个无源组件(诸如电容器、电感器和电阻器)。参考图9，集成结构90包括衬底900和形成在衬底900上方的半导体器件960。在一些实施例中，衬底900与图1的衬底100基本相似。
[0022]参考图1和图9，在一些实施例中，衬底100或衬底900包括半导体衬底。在一实施例中，衬底100或900包括晶体硅衬底或掺杂的半导体衬底(例如，p型半导体衬底或n型半导体
衬底)。在一些实施例中，根据设计要求，衬底100或900包括一个或多个掺杂区或多种掺杂区。在一些实施例中，掺杂区掺杂有p型和/或n型掺杂剂。例如，p型掺杂剂为硼或BF2，n型掺杂剂为磷或砷。掺杂区可以被配置用于n型金属氧化物半导体(MOS)晶体管或p型MOS(PMOS)晶体管。在一些可选的实施例中，衬底100或900包括由以下制成的半导体衬底：其他合适的元素半导体，诸如金刚石或锗；合适的化合物半导体，诸如砷化镓、碳化硅、砷化铟或磷化铟；或合适的合金半导体，诸如碳化硅锗、磷砷化镓或磷化镓铟。
[0023]在一些实施例中，如图9所示，衬底900包括形成在半导体衬底901中的晶体管，诸如NMOS 902和PMOS 904。在一实施例中，NMOS 902和/或PMOS 904按照互补金属氧化物半导体(CMOS)工艺来形成。如图9所示，在一些实施例中，多于一个隔离结构906形成在半导体衬底901中。在一些实施例中，隔离结构906是沟槽隔离结构。在其他实施例中，隔离结构906包括硅的局部氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体层；栅极结构，设置在所述半导体层上；源极和漏极端，设置在所述半导体层上；以及二元氧化物层，设置在所述半导体层与所述源极和漏极端之间并接合所述半导体层与所述源极和漏极端。2.根据权利要求1所述的半导体器件，其中，所述栅极结构位于所述半导体层的第一侧，而所述源极和漏极端位于所述半导体层的与所述第一侧相对的第二侧。3.根据权利要求2所述的半导体器件，其中，所述二元氧化物层在所述半导体层的顶面上延伸，并且所述源极和漏极端与所述二元氧化物层接触。4.根据权利要求2所述的半导体器件，其中，所述二元氧化物层围绕所述源极和漏极端并且接触所述源极和漏极端的底面和侧壁。5.根据权利要求1所述的半导体器件，其中，所述栅极结构以及所述源极和漏极端位于所述半导体层的同一侧，并且所述源极和漏极端位于所述栅极结构的两个相对侧。6.根据权利要求5所述的半导体器件，其中，所述二元氧化物层在所述半导体层的顶面上延伸，并且所述源极和漏极端与所...

【专利技术属性】
技术研发人员：乔治奥斯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：