半导体元件、半导体装置以及二者的制造方法制造方法及图纸

提供能进一步提高具有包围板状沟道区域的三个表面的栅极电极的半导体元件性能的半导体装置。本发明专利技术包括：半导体层；沟道区域，设在半导体层上；第一主电极区域和第二主电极区域，设为面对在沟道区域的沟道长度方向上的两个端侧；栅极绝缘膜，设在第一沟槽和第二沟槽的内壁上及在沟道区域的上表面上，第一沟槽和第二沟槽设在沟道区域的相对的两侧；栅极电极，包括隔着栅极绝缘膜嵌入在第一沟槽中的第一突出部、隔着栅极绝缘膜嵌入在第二沟槽中的第二突出部和水平部，水平部连接至第一突出部和第二突出部的上端部且隔着栅极绝缘膜设在沟道区域的上表面上；其中，第一主电极区域和第二主电极区域的深度等于或大于第一突出部和第二突出部的深度。和第二突出部的深度。和第二突出部的深度。

【技术实现步骤摘要】
【国外来华专利技术】半导体元件、半导体装置以及二者的制造方法


[0001]根据本公开的技术(本技术)涉及半导体元件、半导体装置、半导体元件的制造方法和半导体装置的制造方法。

技术介绍

[0002]过去提出了MOSFET(鳍式场效应晶体管)，其配置为通过使用包括嵌入在半导体层的上部中的突出部的栅极电极包围板状沟道区域的三个主表面来改善诸如抗噪性等(例如，参考专利文献1和专利文献2)。
[0003]引用文献列表
[0004]专利文献
[0005]专利文献1：公开号为2006
‑
121093的日本专利申请
[0006]专利文献2：公开号为2006
‑
121093的日本专利申请

技术实现思路

[0007]技术问题
[0008]专利文献1和专利文献2中记载的鳍式场效应晶体管需要进一步的性能改善，例如跨导gm的改善。专利文献1和专利文献2中没有记载MOSFET的栅极电极所包括的突出部的深度与源极及漏极区域的深度之间的任何关系。
[0009]本技术的目的在于提供这样的半导体元件、半导体装置、半导体元件的制造方法以及半导体装置的制造方法：使得能够进一步提高具有包围板状沟道区域的三个表面的栅极电极的绝缘栅型半导体元件的性能。
[0010]技术问题的解决方案
[0011]根据本技术的一个方面，提供了一种半导体元件，其包括半导体层、沟道区域、第一主电极区域和第二主电极区域、栅极绝缘膜以及栅极电极。所述沟道区域布置在所述半导体层的上部中。所述第一主电极区域和所述第二主电极区域彼此相对，并且布置在所述沟道区域的沟道长度方向上的相对端部上。所述栅极绝缘膜布置在第一沟槽和第二沟槽的内壁上以及所述沟道区域的上表面上。所述第一沟槽和所述第二沟槽布置在所述沟道区域的沟道宽度方向上彼此相对的两个侧面上。所述栅极电极包括第一突出部、第二突出部和水平部。所述第一突出部隔着所述栅极绝缘膜嵌入在所述第一沟槽中。所述第二突出部隔着所述栅极绝缘膜嵌入在所述第二沟槽中。所述水平部连接至所述第一突出部和所述第二突出部的上端，并且隔着所述栅极绝缘膜布置在所述沟道区域的上表面上。所述第一主电极区域和所述第二主电极区域具有与包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部相同的深度。
[0012]根据本技术的另一方面，提供了一种包括第一半导体元件和第二半导体元件的半导体装置。所述第一半导体元件包括半导体层、沟道区域、第一主电极区域和第二主电极区域、栅极绝缘膜以及栅极电极。所述沟道区域布置在所述半导体层的上部中。所述第一主电
极区域和所述第二主电极区域彼此相对，并且布置在所述沟道区域的沟道长度方向上的相对端部上。所述栅极绝缘膜布置在第一沟槽和第二沟槽的内壁上以及所述沟道区域的上表面上。所述第一沟槽和所述第二沟槽布置在所述沟道区域的沟道宽度方向上彼此相对的两个侧面上。所述栅极电极包括第一突出部、第二突出部和水平部。所述第一突出部隔着所述栅极绝缘膜嵌入在所述第一沟槽中。所述第二突出部隔着所述栅极绝缘膜嵌入在所述第二沟槽中。所述水平部连接至所述第一突出部和所述第二突出部的上端，并且隔着所述栅极绝缘膜布置在所述沟道区域的上表面上。所述第二半导体元件包括第三主电极区域、第四主电极区域以及第二栅极电极。所述第三主电极区域和所述第四主电极区域彼此相对并且布置在所述半导体层的上部中。所述第二栅极电极隔着第二栅极绝缘膜布置于夹在所述第三主电极区域和所述第四主电极区域之间的所述半导体层上。所述第一主电极区域和所述第二主电极区域具有与包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部相同的深度。
[0013]根据本技术的又一方面，提供了一种半导体元件的制造方法，其包括以下步骤：在半导体层的上部中挖出凹陷部，以形成由所述凹陷部划定的沟道区域；在所述凹陷部中嵌入元件隔离绝缘膜；在所述半导体层的上部中形成沟道区域；在所述半导体层的上部中嵌入元件隔离绝缘膜；选择性地去除所述元件隔离绝缘膜并且挖出第一沟槽和第二沟槽，以露出在所述沟道区域的沟道宽度方向上彼此相对的侧面；在所述第一沟槽和所述第二沟槽的内壁上以及在所述沟道区域的上表面上形成栅极绝缘膜；隔着所述栅极绝缘膜在所述第一沟槽和所述第二沟槽中嵌入导电材料层，并且形成包括第一突出部、第二突出部和水平部的栅极电极，所述第一突出部嵌入在所述第一沟槽中，所述第二突出部嵌入在所述第二沟槽中，所述水平部连接至所述第一突出部和所述第二突出部的上端，并且所述水平部隔着所述栅极绝缘膜布置在所述沟道区域的上表面上；以及形成与包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部具有相同的深度并且夹持在所述沟道区域的沟道长度方向上的两端且彼此相对的第一主电极区域和第二主电极区域。
[0014]根据本技术的再一方面，提供了一种半导体装置的制造方法，其包括以下步骤：在半导体层的上部中挖出凹陷部，以形成由所述凹陷部划定的沟道区域；在所述凹陷部中嵌入元件隔离绝缘膜；选择性地去除所述元件隔离绝缘膜并且挖出第一沟槽和第二沟槽，以露出在所述沟道区域的沟道宽度方向上彼此相对的侧面；在所述第一沟槽和所述第二沟槽的内壁上以及在所述沟道区域的上表面上形成栅极绝缘膜；隔着所述栅极绝缘膜在所述第一沟槽和所述第二沟槽中嵌入导电材料层，并且形成包括第一突出部、第二突出部和水平部的栅极电极，所述第一突出部嵌入在所述第一沟槽中，所述第二突出部嵌入在所述第二沟槽中，所述水平部连接至所述第一突出部和所述第二突出部的上端，并且所述水平部隔着所述栅极绝缘膜布置在所述沟道区域的上表面上；形成与包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部具有相同的深度并且夹持在所述沟道区域的沟道长度方向上的两端且彼此相对的第一主电极区域和第二主电极区域；隔着所述栅极绝缘膜在所述半导体层上形成第二栅极电极；以及形成夹持在所述第二栅极电极下方的所述半导体层且彼此相对并且深度不同于所述第一主电极区域和所述第二主电极区域的深度的第三主电极区域和第四主电极区域。
附图说明
[0015]图1是示出了根据第一实施方案的半导体装置(固态成像装置)的配置的示意图。
[0016]图2示出了根据第一实施方案的半导体装置的像素区域的等效电路。
[0017]图3是根据第一实施方案的半导体装置的主要部分的横截面图。
[0018]图4是根据第一实施方案的半导体装置的主要部分的平面图。
[0019]图5是图4的平面B
‑
B
’
的横截面图。
[0020]图6是图4的平面C
‑
C
’
的横截面图。
[0021]图7A是示出了根据第一实施方案的半导体装置的制造方法的过程的横截面图。
[0022]图7B是示出了根据第一实施方案的半导体装置的制造方法的过程的横截面图。
[0023]图8A是示出了根据第一实施方案的半导体装置的制造方法的在图7A所示的过程后执行的过程的横截面图。
[0024]图8B是示出了根据第一实本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体元件，其包括：半导体层；沟道区域，其布置在所述半导体层的上部中；第一主电极区域和第二主电极区域，所述第一主电极区域和所述第二主电极区域彼此相对并且布置在所述沟道区域的沟道长度方向上的相对的端部上；栅极绝缘膜，其布置在第一沟槽和第二沟槽的内壁上以及所述沟道区域的上表面上，所述第一沟槽和所述第二沟槽布置在所述沟道区域的沟道宽度方向上彼此相对的侧面上；以及栅极电极，其包括第一突出部、第二突出部和水平部，所述第一突出部隔着所述栅极绝缘膜嵌入在所述第一沟槽中，所述第二突出部隔着所述栅极绝缘膜嵌入在所述第二沟槽中，所述水平部连接至所述第一突出部和所述第二突出部的上端，并且所述水平部隔着所述栅极绝缘膜布置在所述沟道区域的上表面上，其中，所述第一主电极区域和所述第二主电极区域的深度等于包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部的深度。2.根据权利要求1所述的半导体元件，其中，所述水平部的高度等于或大于所述第一主电极区域和所述第二主电极区域的深度。3.根据权利要求1所述的半导体元件，其中，位于所述第一主电极区域和所述第二主电极区域的正下方的所述半导体层没有射程末端缺陷。4.一种半导体装置，其包括：第一半导体元件，其包括半导体层、沟道区域、第一主电极区域和第二主电极区域、栅极绝缘膜以及栅极电极，所述沟道区域布置在所述半导体层的上部中，所述第一主电极区域和所述第二主电极区域彼此相对并且布置在所述沟道区域的沟道长度方向上的相对端部上，所述栅极绝缘膜布置在第一沟槽和第二沟槽的内壁上以及所述沟道区域的上表面上，所述第一沟槽和所述第二沟槽布置在所述沟道区域的沟道宽度方向上彼此相对的侧面上，所述栅极电极包括第一突出部、第二突出部和水平部，所述第一突出部隔着所述栅极绝缘膜嵌入在所述第一沟槽中，所述第二突出部隔着所述栅极绝缘膜嵌入在所述第二沟槽，所述水平部连接至所述第一突出部和所述第二突出部的上端，并且所述水平部隔着所述栅极绝缘膜布置在所述沟道区域的上表面上；以及第二半导体元件，其包括第三主电极区域、第四主电极区域以及第二栅极电极，所述第三主电极区域和所述第四主电极区域彼此相对并且布置在所述半导体层的上部中，所述第二栅极电极隔着第二栅极绝缘膜布置于夹在所述第三主电极区域和所述第四主电极区域之间的所述半导体层上，其中，所述第一主电极区域和所述第二主电极区域的深度等于包括所述栅极绝缘膜在内的所述第一突出部和所述第二突出部的深度。5.根据权利要求4所述的半导体装置，其中，所述第三主电极区域和所述第四主电极区域的深度小于所述第一主电极区域和所述第二主电极区域的深度。6.根据权利要求4所述的半导体装置，其中，所述第二栅极电极的高度小于所述水平部的高度。7.根据权利要求4所述的半导体装置，其中，
所述第一半导体元件是固态成像装置的像素中所包括的放大晶体管，并且所述第二半导体元件是所述固态成像装置的外围电路中所包括的晶体管。8.一种半导体元件的制造方法，其包括以下步骤：在半导体层的上部中挖出凹陷部，以形成由所述凹陷部划定的沟道区域；在所述凹陷部中嵌入元件隔离绝缘膜；选择性地去除所述元件隔离绝缘膜并且挖出第一沟槽和第二沟槽，...

【专利技术属性】
技术研发人员：君塚直彦，片冈豊隆，工藤義治，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：