本公开实施例提供一种半导体装置。半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构；以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。半导体装置亦可包含电性耦接至源极通孔的第一金属线路，以及电性耦接至漏极通孔的第二金属线路。源极通孔的第一尺寸符合第一金属线路的尺寸，而漏极通孔的第二尺寸符合第二金属线路的尺寸。第一金属线路可鄙第二金属线路宽。
【技术实现步骤摘要】
半导体装置
本专利技术实施例涉及集成电路与半导体装置与其形成方法，尤其涉及接点电阻降低的半导体装置。
技术介绍
集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路的演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作工艺所产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能并降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度。为了实现这些进展，集成电路的处理与制造亦须类似发展。举例来说，应理解着陆在源极/漏极接点与金属线路上的的通孔可能承受高电阻的问题。这些高电阻为较小的技术节点的具体问题，其可能抵消节点尺寸缩小的效能改善。综上所述，虽然现有的内连线技术通常是用于其发展目的，但无法满足所有方面的需求。
技术实现思路
本专利技术实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。本专利技术一实施例提供的半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构，以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。本专利技术一实施例提供的半导体装置包括半导体基板；栅极结构，沿着第一方向延伸于半导体基板上；以及第一源极/漏极结构位于栅极结构的第一侧上，与第二源极/漏极结构位于栅极结构的第二侧上。半导体装置还包括第一接点结构位于第一源极/漏极结构上，与第二接点结构位于第二源极/漏极结构上。此外，半导体装置包括第一通孔结构位于第一接点结构上，与第二通孔结构位于第二接点结构上。第一通孔结构具有沿着第一方向的第一尺寸，第二通孔结构具有沿着第一方向的第二尺寸，且第一尺寸与第二尺寸不同。本专利技术一实施例提供的半导体装置的形成方法，包括接收半导体结构。半导体结构具有源极接点结构以电性连接至鳍状结构上的源极结构，以及漏极接点结构以电性连接至鳍状结构上的漏极结构。方法还包括蚀刻漏极通孔沟槽于漏极接点结构上；沉积形成漏极通孔于漏极通孔沟槽中；蚀刻源极通孔沟槽于源极接点结构上；以及沉积形成源极通孔于源极通孔沟槽中。本专利技术实施例的有益效果在于，源极通孔与金属线路之间的界面所用的表面积，以及漏极通孔与金属线路之间的界面所用的表面积可分别最大化。具体而言，界面的表面积大于界面的表面积。如上所述，源极侧上的接点电阻(界面表面积的函数)比漏极侧上的接点电阻关键。增加界面的尺寸会降低装置的整体电阻，而不过度阻碍尺寸小型化的整体目标。附图说明图1A为本专利技术多种实施例中，集成电路装置的平面图。图1B及图1C为本专利技术多种实施例中，图1A的集成电路装置的部分放大图。图2A至图12A与图2B至图12B为本专利技术多种实施例中，集成电路装置于多种制作阶段的剖视图。图13为本专利技术多种实施例中，制作半导体装置的方法的流程图。附图标记如下：A-A',B-B':剖线MD:源极/漏极接点结构100:集成电路装置102:基板102A:源极区102B:漏极区104:鳍状结构106:隔离结构108,117:层间介电层108A,108B:部分109:沟槽110A:源极结构110B:漏极结构112A:源极接点112B,112B':漏极接点114:蚀刻停止层116,116',116":层间介电层部分118,118',118B,118B':通孔沟槽120,120':通孔结构120A:源极通孔120B,120B':漏极通孔124:通孔沟槽130:栅极堆叠132,134:层状物135:沟槽136:金属层138:硬掩模层140:栅极结构142A:源极接点沟槽142B:漏极接点沟槽150,150A,150B,150C:金属线路160A,160B,164A,164B,170A,170B,170B',172A,172B,172B',174A,174B:宽度162A,162B,166A,166B,182A,182B,183A,184A,184B:侧壁表面168A,168B,177A,177B,177B',178A,178B:界面175A,175B,175B',176A,176B,176B':尺寸180A,180B:下表面183A:侧壁表面190A,190B,190B':重叠区192,194,196:光刻胶层200:方法202,204,206,208,210,212,214,216,218,220,222:步骤具体实施方式下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。下述内容提供的不同实施例或例子可实施本专利技术实施例的不同结构。特定构件与排列的实施例用以简化本公开而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本专利技术的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。本专利技术实施例一般关于集成电路与半导体装置与其形成方法。本专利技术实施例更特别关于接点电阻降低的半导体装置。本专利技术一实施例关于形成改善的通孔结构，其具有降低的接点电阻。随着半导体制作工艺进展至更小的技术节点，接点电阻开始大幅劣化装置效能如装置速度。在此考虑下，当接点表面积增加时，通常可降低接点电阻。因此增加通孔结构尺寸有助于达到较大的接点表面积，只要通孔结构尺寸增加不会使芯片脚位过大(过大脚位会阻碍尺寸缩小的整体目标)。本专利技术实施例认知在源极侧与漏极侧之间，接点表面区域上的通孔结构尺寸与芯片脚位上的通孔结构尺寸的效应不同。举例来说，连接至源极侧上的通孔结构的金属线路，通常比连接至漏极侧上的通孔结构的金属线路宽。因此，源极侧上的接点表面积通常取决于通孔结构尺寸，而漏极侧上的接点表面积通常受限于金属线宽而不考虑通孔结构尺寸。换言之，源极侧的较大通孔结构可减少电阻，但漏极本文档来自技高网...
【技术保护点】
1.一种半导体装置，包括：/n一源极结构与一漏极结构，位于一基板上；/n一源极通孔，电性耦接至该源极结构；以及/n一漏极通孔，电性耦接至该漏极结构，/n其中该源极通孔具有一第一尺寸，且该漏极通孔具有一第二尺寸；以及/n该第一尺寸大于该第二尺寸。/n
【技术特征摘要】
20200227 US 62/982,239;20201029 US 17/083,9761.一种半导体装置，包括：
一源极结...
【专利技术属性】
技术研发人员：蔡国强，陈羿如，陈志辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。