半导体装置制造方法及图纸

本发明专利技术实施例提供一种半导体装置。半导体装置包括第一末端，形成于鳍状物区上并具有第一间隔物。半导体装置还包括第二末端，其包括与第一间隔物相对的第二间隔物及硬掩模。硬掩模与第二间隔物包括不同材料。半导体装置亦包括密封层，分别形成于第一末端与第二末端的第一间隔物与第二间隔物之间。半导体装置还包括气隙，且密封层、鳍状物区、第一间隔物与第二间隔物围绕气隙。

【技术实现步骤摘要】
半导体装置
本专利技术实施例涉及半导体装置，尤其涉及碳氧化硅的掩模层形成于介电插塞上的结构。
技术介绍
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术演进，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺有利于增加产能并降低相关成本。
技术实现思路
本专利技术实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。在一些实施例中，半导体装置包括第一末端，形成于鳍状物区上并包括第一间隔物。半导体装置还包括第二末端，其具有与第一间隔物相对的第二间隔物及硬掩模。硬掩模与第二间隔物包括不同材料。半导体装置亦包括密封层，分别形成于第一末端与第二末端的第一间隔物与第二间隔物之间。半导体装置还包括气隙，且密封层、鳍状物区、第一间隔物与第二间隔物围绕气隙。在一些实施例中，半导体装置包括非有源区，其包括第一栅极，形成于鳍状物上；以及介电插塞结构。非有源区亦包括硬掩模，位于介电插塞结构上；以及第一间隔物，接触介电插塞结构的侧壁与硬掩模的侧壁。第一间隔物与硬掩模包括不同材料。半导体装置亦包括有源区，其包括第二栅极，形成于鳍状物上；以及源极/漏极接点。有源区亦包括第二间隔物，位于源极/漏极接点的侧壁上。第二间隔物与硬掩模包括不同材料。在一些实施例中，半导体装置的形成方法包括：形成栅极与源极/漏极接点于鳍状物区的上表面上；以及分别形成第一间隔物与第二间隔物于栅极与源极/漏极接点的侧壁上。方法亦包括移除源极/漏极接点；以及形成介电插塞以取代源极/漏极接点。方法还包括形成开口于第一间隔物与第二间隔物之间；以及回蚀刻介电插塞以形成回蚀刻的介电插塞。方法亦包括沉积硬掩模于回蚀刻的介电插塞上。硬掩模与第二间隔物包括不同材料。方法亦包括回蚀刻第一间隔物与第二间隔物以分别形成回蚀刻的第一间隔物与回蚀刻的第二间隔物。方法亦包括沉积密封层于开口之中与回蚀刻的第一间隔物与回蚀刻的第二间隔物之间，以形成密封层、回蚀刻的第一间隔物、回蚀刻的第二间隔物与鳍状物区所围绕的气隙。附图说明图1为一些实施例中，半导体结构的等角图。图2A至图2D为一些实施例中，形成碳氧化硅硬掩模于半导体结构中的剖视图。图3至图7为一些实施例中，部分形成的半导体装置的剖视图。图8为一些实施例中，形成硬掩模层于半导体结构中的方法的流程图。附图标记如下：A-A’:切线H,H1:高度T1,T2:距离100:鳍状场效晶体管102:基板104:鳍状结构106,240:源极/漏极区108,208:栅极结构110,210,212,213,215,410,413,415:间隔物110a,110b,110c:间隔物部分112:浅沟槽隔离区116:栅极118,620:介电层118t,120t,122t:厚度120:栅极盖层121,221:鳍状物区122:栅极功函数金属层124:栅极金属填充层200,300,400,500:半导体结构202A:有源区202B:非有源区214:接点蚀刻停止层216:栅极218:栅极介电层222:虚线230:源极/漏极接点232,233:介电插塞234:硬掩模234A,256A,532A:下表面242:硅化物层246:接点插塞256:自对准接点302,304:开口410A,413A,415A:斜向侧壁532:密封层542:气隙602:区域616:栅极通孔630:源极/漏极通孔650:层间介电层800:方法802,804,806,808,810,812,814,816:步骤具体实施方式下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。用语“基本上”指的是在产品或工艺的设计阶段中，用于构件或工艺操作的特性或参数的期望值或目标值，以及高于及/或低于所需值的数值。数值范围通常来自于工艺或公差中的细微变化。此处的用语“大约”和“实质上”指的是给定数量的数值可依据半导体装置相关的技术节点变化。在一些实施例中，用语“大约”和“实质上”可表示给定数量的值在5％之内变化(例如数值的±1％、±2％、±3％、±4％、或±5％)，端视具体的技术节点而定。由于平面半导体装置如金属氧化物半导体场效晶体管的尺寸随着多种技术节点缩小，因此发展增加装置密度与速度的其他方法。方法之一为鳍状场效晶体管装置，其为三维场效晶体管并具有自基板延伸的鳍状通道。鳍状场效晶体管与互补式金属氧化物半导体工艺相容，且其三维结构可大幅缩小尺寸、维持栅极控制、并缓解短通道效应。栅极堆叠可用于平面场效晶体管与三维场效晶体管，以控制半导体装置的导电性。栅极堆叠可包含鳍状场效晶体管装置所用的栅极介电层与栅极，其形成方法可为置换栅极工艺，比如以金属栅极结构置换多晶硅牺牲栅极结构。栅极介电层如高介电常数的介电层(比如介电常数大于约3.9的介电层)，可形成于通道与栅极之间。间隔物可位于栅极堆叠的侧壁上，以在制作工艺(如离子注入、栅极置换工艺、形成外延的源极/漏极结构与其他合适工艺)时保护栅极结构。气隙可用于置换间隔物以减少有效介电常数，进而降低寄生电容并改善装置效能。气隙的形成方法可为沉积密封材料于半导体装置的末端之间的开口上，使末端之间捕获气袋。密封材料或密封层可作为封闭开口的盖结构。由于气体的介电常数低于介电材料的介电常数，可减少有效介电常数。在沉积密封材料之前，可回蚀刻形成于半导体装置的末端上的间隔物并形成弧形上表面，以一致地沉积密封材料。间隔物回蚀刻工艺亦会损伤半导体装置的露出结构。举例来说，介电插塞为相邻的晶体管之间的非有源区，且在间隔物回蚀刻工艺时可能蚀刻介电插塞。在一些实施例中，可形成介电插塞以取代基板上的非有源区本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一第一末端，形成于一鳍状物区上并包括一第一间隔物；/n一第二末端，包括与该第一间隔物相对的一第二间隔物及一硬掩模，其中该硬掩模与该第二间隔物包括不同材料；/n一密封层，分别形成于该第一末端与该第二末端的该第一间隔物与该第二间隔物之间；以及/n一气隙，其中该密封层、该鳍状物区、该第一间隔物与该第二间隔物围绕该气隙。/n

【技术特征摘要】
20191220 US 62/951,833;20200723 US 16/937,2521.一种半导体装置，包括：
一第一末端，形成于一鳍状物区上并包括一第一间隔物；

【专利技术属性】
技术研发人员：陈怡伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71