半导体器件制造技术

一种半导体器件包括：基板，包括第一区域和第二区域；第一晶体管，在第一区域上，并包括从第一区域突出的第一半导体图案、覆盖第一半导体图案的上表面和侧壁的第一栅极结构、在第一栅极结构的相反侧且在第一半导体图案上的第一源极/漏极层，第一源极/漏极层的上表面比第一栅极结构的最上表面更靠近基板；以及第二晶体管，在第二区域上并包括从第二区域突出的第二半导体图案、覆盖第二半导体图案的侧壁的第二栅极结构、在第二半导体图案下面的第二源极/漏极层以及在第二半导体图案上的第三源极/漏极层，其中第一区域的上表面低于第二区域的上表面。

【技术实现步骤摘要】
半导体器件
实施方式涉及半导体器件。
技术介绍
当在同一基板上形成鳍型场效应晶体管(finFET)和垂直沟道场效应晶体管(vFET)时，vFET的栅极可能暴露半导体图案的上部。覆盖finFET和vFET的绝缘夹层可能被蚀刻以暴露在半导体图案上的硬掩模，并且栅极可能被蚀刻。
技术实现思路
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：具有第一区域和第二区域的基板；在基板的第一区域上的第一晶体管，该第一晶体管包括在垂直方向上从基板的第一区域的上表面突出的第一半导体图案、覆盖第一半导体图案的上表面和侧壁的第一栅极结构、以及在第一半导体图案的在第一栅极结构的相反侧处的相应部分上的第一源极/漏极层，与第一栅极结构的最上表面在垂直方向上到基板相比，第一源极/漏极层的上表面在垂直方向上更靠近基板；以及在基板的第二区域上的第二晶体管，该第二晶体管包括在垂直方向上从基板的第二区域的上表面突出的第二半导体图案、覆盖第二半导体图案的侧壁的第二栅极结构、在基板的第二区域的上部且在第二半导体图案下面的第二源极/漏极层、以及在第二半导体图案上的第三源极/漏极层，其中，基板的第一区域的上表面低于基板的第二区域的上表面。实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：基板，包括第一区域和第二区域；在基板的第一区域上的第一晶体管；和在基板的第二区域上的第二晶体管。该第一晶体管包括：第一半导体图案，在垂直方向上从基板的第一区域的上表面突出并在平行于基板的上表面的第一方向上纵向地延伸；在第一半导体图案上的第一栅极结构，该第一栅极结构在平行于基板的上表面且与第一方向交叉的第二方向上纵向地延伸；在垂直方向上彼此间隔开的第二半导体图案，每个第二半导体图案在第一方向上纵向地延伸穿过第一栅极结构；以及第一源极/漏极层，在第一半导体图案的在第一栅极结构的沿第一方向的相反侧处的相应部分上。该第二晶体管包括：第三半导体图案，在垂直方向上从基板的第二区域的上表面突出；第二栅极结构，覆盖第三半导体图案的侧壁；第二源极/漏极层，在基板的第二区域的上部且在第三半导体图案下面；以及在第三半导体图案上的第三源极/漏极层。其中，基板的第一区域的上表面低于基板的第二区域的上表面。实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：基板，包括第一区域、第二区域和第三区域；在基板的第一区域上的第一晶体管；在基板的第二区域上的第二晶体管；以及在基板的第三区域上的第三晶体管。该第一晶体管包括：第一半导体图案，在垂直方向上从基板的第一区域的上表面突出并在平行于基板的上表面的第一方向上纵向地延伸；第一栅极结构，在与基板的上表面平行且与第一方向交叉的第二方向上覆盖第一半导体图案的上表面和侧壁；以及第一源极/漏极层，在第一半导体图案的在第一栅极结构的沿第一方向的相反侧处的相应部分上。该第二晶体管包括：第二半导体图案，在垂直方向上从基板的第二区域的上表面突出并在第一方向上纵向地延伸；围绕第二半导体图案的侧壁的第二栅极结构；第二源极/漏极层，在基板的第二区域的上部且在第二半导体图案下面；以及在第二半导体图案上的第三源极/漏极层。该第三晶体管包括：第三半导体图案，在垂直方向上从基板的第三区域的上表面突出并在第一方向上纵向地延伸；在第三半导体图案上的第三栅极结构；在垂直方向上彼此间隔开的第四半导体图案，每个第四半导体图案在第一方向上纵向地延伸穿过第三栅极结构；以及第四源极/漏极层，在第三半导体结构的在第三栅极结构的沿第一方向的相反侧处的相应部分上。其中，基板的第一区域的上表面低于基板的第二区域的上表面，并且基板的第三区域的上表面低于基板的第一区域的上表面。附图说明通过参照附图详细描述示范性实施方式，特征对于本领域技术人员将变得明显，附图中：图1至图21是根据示例实施方式的制造半导体器件的方法中的多个阶段的平面图和剖视图。图22至图31是根据示例实施方式的制造半导体器件的方法中的多个阶段的剖视图。图32至图45是根据示例实施方式的制造半导体器件的方法中的多个阶段的平面图和剖视图。图46是根据示例实施方式的半导体器件的剖视图。具体实施方式在下文，在说明书中(不一定在权利要求中)，基本上平行于基板的上表面并彼此交叉的两个方向可以被分别定义为第一方向和第二方向，基本上垂直于基板的上表面的方向可以被定义为第三方向或垂直方向。在示例实施方式中，第一方向和第二方向可以基本上彼此垂直。图1至图21是根据示例实施方式的制造半导体器件的方法中的多个阶段的平面图和剖视图。具体地，图1、图3、图8、图11和图19是平面图，图2、图4、图6-图7、图9、图12、图14、图16和图20是沿着相应平面图的线A-A'截取的剖视图，图5、图10、图13、图15、图17-图18和图21分别是沿着相应平面图的线B-B'和C-C'截取的剖视图。参照图1和图2，可以在基板100(包括第一区域I和第二区域II)的第二区域II的一部分处形成第一杂质区域110。基板100的第一区域I的上部可以被去除以形成第一凹陷120。基板100可以包括半导体材料例如硅、锗、硅锗等，或者III-V半导体化合物例如GaP、GaAs、GaSb等。在一实现方式中，基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。第一杂质区域110可以通过例如离子注入工艺将杂质注入到基板100上而形成，并且杂质可以包括例如n型杂质或p型杂质。在一实现方式中，如附图所示，第一杂质区域110可以在基板100的第二区域II中在第一方向上纵向地延伸。在一实现方式中，第一杂质区域110可以形成在基板100的第二区域II的整个部分中，或者多个第一杂质区域110可以形成为在第二方向上彼此间隔开。当第一凹陷120形成在基板100的第一区域I上时，基板100的第一区域I的上表面可以(例如在第三方向或垂直方向上)具有比基板100的第二区域II的上表面的第二高度H2小的第一高度H1。参照图3至图5，第一硬掩模132和第二硬掩模134可以分别形成在基板100的第一区域I和第二区域II上，并且基板100的上部可以使用第一硬掩模132和第二硬掩模134作为蚀刻掩模来蚀刻以分别在基板100的第一区域I和第二区域II上形成从基板100在第三方向上向上突出的第一半导体图案102和第二半导体图案104。在基板100的第二区域II上的第一杂质区域110的上表面的一部分可以被暴露。在一实现方式中，第一硬掩模132和第二硬掩模134中的每个可以在第一方向上(例如纵向地)延伸。在一实现方式中，第二硬掩模134可以在平面图中与第一杂质区域110重叠。在一实现方式中，如附图所示，一个第一硬掩模132和一个第二硬掩模134可以分别在基板100的第一区域I和第二区域II上。在一实现方式中，多个第一硬掩模132可以形成为在基板100的第一区域I上在第二方向上和/或在第一方向上彼此间隔开，多个第二硬掩模134可以形成为在基板100的第二区域II上在第二方向上和/本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n基板，包括第一区域和第二区域，/n在所述基板的所述第一区域上的第一晶体管，所述第一晶体管包括：/n第一半导体图案，在垂直方向上从所述基板的所述第一区域的上表面突出；/n第一栅极结构，覆盖所述第一半导体图案的上表面和侧壁；以及/n第一源极/漏极层，在所述第一半导体图案的在所述第一栅极结构的相反侧处的相应部分上，与所述第一栅极结构的最上表面在所述垂直方向上到所述基板相比，所述第一源极/漏极层的上表面在所述垂直方向上更靠近所述基板；和/n在所述基板的所述第二区域上的第二晶体管，所述第二晶体管包括：/n第二半导体图案，在所述垂直方向上从所述基板的所述第二区域的上表面突出；/n第二栅极结构，覆盖所述第二半导体图案的侧壁；/n第二源极/漏极层，在所述基板的所述第二区域的上部处且在所述第二半导体图案下面；以及/n在所述第二半导体图案上的第三源极/漏极层，/n其中所述基板的所述第一区域的所述上表面低于所述基板的所述第二区域的所述上表面。/n

【技术特征摘要】
20191218 KR 10-2019-01697631.一种半导体器件，包括：
基板，包括第一区域和第二区域，
在所述基板的所述第一区域上的第一晶体管，所述第一晶体管包括：
第一半导体图案，在垂直方向上从所述基板的所述第一区域的上表面突出；
第一栅极结构，覆盖所述第一半导体图案的上表面和侧壁；以及
第一源极/漏极层，在所述第一半导体图案的在所述第一栅极结构的相反侧处的相应部分上，与所述第一栅极结构的最上表面在所述垂直方向上到所述基板相比，所述第一源极/漏极层的上表面在所述垂直方向上更靠近所述基板；和
在所述基板的所述第二区域上的第二晶体管，所述第二晶体管包括：
第二半导体图案，在所述垂直方向上从所述基板的所述第二区域的上表面突出；
第二栅极结构，覆盖所述第二半导体图案的侧壁；
第二源极/漏极层，在所述基板的所述第二区域的上部处且在所述第二半导体图案下面；以及
在所述第二半导体图案上的第三源极/漏极层，
其中所述基板的所述第一区域的所述上表面低于所述基板的所述第二区域的所述上表面。


2.根据权利要求1所述的半导体器件，其中与所述第三源极/漏极层的上表面在所述垂直方向上到所述基板相比，所述第一栅极结构的所述最上表面在所述垂直方向上更靠近所述基板。


3.根据权利要求1所述的半导体器件，其中所述第一半导体图案和所述第二半导体图案的每个包括与所述基板的材料相同的材料。


4.根据权利要求1所述的半导体器件，还包括在所述基板的所述第一区域上的第一间隔物和在所述基板的所述第二区域上的第二间隔物，
其中所述第一栅极结构在所述第一间隔物上，所述第二栅极结构在所述第二间隔物上。


5.根据权利要求4所述的半导体器件，还包括：
第三间隔物，覆盖所述第一栅极结构的侧壁；
第四间隔物，覆盖所述第一源极/漏极层的侧壁；以及
第五间隔物，覆盖所述第二栅极结构的侧壁，
其中所述第三间隔物和所述第四间隔物在所述第一间隔物上，所述第五间隔物在所述第二间隔物上。


6.根据权利要求5所述的半导体器件，其中：
所述第一栅极结构在平行于所述基板的上表面的第二方向上纵向地延伸，所述第一源极/漏极层在平行于所述基板的所述上表面且与所述第二方向交叉的第一方向上分别在所述第一栅极结构的相反侧，
所述第二栅极结构在所述第一方向上纵向地延伸并覆盖所述第二半导体图案的所述侧壁，以及
所述半导体器件还包括：
第六间隔物，在所述第一栅极结构的在所述第一半导体图案的沿所述第二方向的相反侧处的相应部分上；和
第七间隔物，在所述第二栅极结构的在所述第二半导体图案的沿所述第一方向的相反侧处的相应部分上。


7.根据权利要求6所述的半导体器件，其中：
所述第一栅极结构包括从所述第一半导体图案的表面和所述第一间隔物的上表面依次堆叠的第一界面图案、第一栅极绝缘图案和第一栅电极，以及
所述第二栅极结构包括从所述第二半导体图案的侧壁和所述第二间隔物的上表面依次堆叠的第二界面图案、第二栅极绝缘图案以及第二栅电极。


8.根据权利要求5所述的半导体器件，其中：
所述第一栅极结构包括在所述第一半导体图案的表面上的第一界面图案以及从所述第一界面图案的表面、所述第一间隔物的上表面和所述第三间隔物的内侧壁依次堆叠的第一栅极绝缘图案、第一功函数控制图案和第一栅电极，以及
所述第二栅极结构包括在所述第二半导体图案的表面上的第二界面图案以及从所述第二界面图案的表面、所述第二间隔物的上表面和所述第五间隔物的内侧壁依次堆叠的第二栅极绝缘图案、第二功函数控制图案和第二栅电极。


9.根据权利要求1所述的半导体器件，还包括：
第一接触插塞，电连接到所述第一栅极结构；
第二接触插塞，分别电连接到所述第一源极/漏极层；
第三接触插塞，电连接到所述第二栅极结构；
第四接触插塞，电连接到所述第三源极/漏极层；以及
第五接触插塞，电连接到所述第二源极/漏极层。


10.根据权利要求1所述的半导体器件，其中：
所述第一源极/漏极层包括具有相同导电类型的杂质，
所述第二源极/漏极层和所述第三源极/漏极层包括具有相同导电类型的杂质，
所述第一晶体管是鳍型场效应晶体管，以及
所述第二晶体管是垂直沟道场效应晶体管。


11.一种半导体器件，包括：
基板，包括第一区域和第二区域；
在所述基板的所述第一区域上的第一晶体管，所述第一晶体管包括：
第一半导体图案，在垂直方向上从所述基板的所述第一区域的上表面突出并在平行于所述基板的上表面的第一方向上纵向地延伸；
在所述第一半导体图案上的第一栅极结构，所述第一栅极结构在平行于所述基板的所述上表面且与所述第一方向交叉的第二方向上纵向地延伸；
在所述垂直方向上彼此间隔开的第二半导体图案，每个所述第二半导体...

【专利技术属性】
技术研发人员：尹承灿，韩东焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR