半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种半导体器件，包括：源极/漏极区域、体区域、第一栅极结构和第二栅极结构。源极/漏极区域和体区域位于衬底中。第一栅极结构和第二栅极结构位于衬底上方。源极/漏极区域和体区域位于第一栅极结构的相反侧。第二栅极结构与第一栅极结构间隔开。源极/漏极区域、体区域和第一栅极结构位于第二栅极结构的同一侧。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开涉及半导体器件及其制造方法。
技术介绍
半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都比上一代具有更小和更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数目)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小部件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供收益。这种缩小还增加了处理和制造IC的复杂度，并且对于要实现的这些进步，期望在IC处理和制造中有类似发展。
技术实现思路
根据本公开的一个实施例，提供了一种半导体器件，包括：源极/漏极区域，位于衬底中；体区域，位于所述衬底中；第一栅极结构，位于所述衬底上方，其中，所述源极/漏极区域和所述体区域位于所述第一栅极结构的相反侧；以及第二栅极结构，位于所述衬底上方并且与所述第一栅极结构间隔开，其中，所述源极/漏极区域、所述体区域和所述第一栅极结构位于所述第二栅极结构的同一侧。根据本公开的另一实施例，提供了一种半导体器件，包括：有源区域，包括：第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和所述第二源极/漏极区域彼此间隔开；以及第一体区域和第二体区域，所述第一体区域和所述第二体区域彼此间隔开；第一栅极结构，位于所述有源区域上方并且位于所述第一源极/漏极区域与所述第一体区域之间；以及第二栅极结构，位于所述有源区域上方并且位于所述第一体区域与所述第二体区域之间。根据本公开的又一实施例，提供了一种用于制造半导体器件的方法，包括：在衬底中形成有源区域；在所述有源区域上方形成第一栅极结构和第二栅极结构，其中，所述第一栅极结构和所述第二栅极结构包括相同的材料并且在不同的方向上延伸；在所述有源区域中并且在所述第一栅极结构的相反侧形成源极/漏极区域和第一体区域；以及用第三栅极结构替换所述第二栅极结构，其中，所述第一栅极结构和所述第三栅极结构包括不同的材料。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减小各种特征的尺寸。图1A-图10E示出了根据本公开的一些实施例的处于各个阶段的用于制造半导体器件的方法。图11是根据本公开的一些实施例的用于形成半导体器件的方法的流程图。图12A是根据本公开的一些实施例的半导体器件的顶部视图。图12B是沿着图12A中的线B-B截取的横截面视图，并且图12C是沿着图12A中的线C-C截取的横截面视图。图12D是沿着图12A中的线D-D截取的横截面视图。图12E是沿着图12A中的线E-E截取的横截面视图。图12F是沿着图12A中的线F-F截取的横截面视图。图13A-图13D是根据本公开的一些实施例的半导体器件的顶部视图。图14A是根据本公开的一些实施例的不具有导电迹线的集成电路的布局图。图14B是根据本公开的一些实施例的具有导电迹线的集成电路的布局图。图15A是根据本公开的一些实施例的不具有导电迹线的集成电路的布局图。图15B是根据本公开的一些实施例的具有导电迹线的集成电路的布局图。图16A是根据本公开的一些实施例的不具有导电迹线的集成电路的布局图。图16B是根据本公开的一些实施例的具有导电迹线的集成电路的布局图。图17是根据本公开的一些实施例的集成电路的布局图。图18是根据本公开的一些实施例的集成电路的布局图。图19是根据本公开的一些实施例的生成IC布局图的方法的流程图。图20是根据本公开的一些实施例的IC器件设计系统的框图。图21是根据本公开的一些实施例的IC制造系统以及与其相关联的IC制造流程的框图。具体实施方式下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各种示例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各个实施例和/或配置之间的关系。此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。如本文所使用的，“大约”、“约”、“大概”或“基本上”通常意味着在给定值或范围的百分之二十以内、或百分之十以内或百分之五以内。本文给出的数值是近似的，意味着如果没有明确说明，则可以推断出术语“大约”、“约”、“大概”或“基本上”。本公开的实施例涉及半导体器件和用于形成具有H形栅极结构的半导体器件的方法。下面在形成在块硅衬底中具有有源区域的平面晶体管的背景下讨论这些实施例。图1A-图10E示出了根据本公开的一些实施例的处于各个阶段的用于制造半导体器件的方法。首先参考图1A和图1B，其中，图1A是根据本公开的一些实施例的处于各个阶段的用于制造半导体器件的顶部视图，并且图1B是沿着图1A中的线B-B截取的横截面视图。提供了衬底110。在一些实施例中，衬底110是硅衬底。可替代地，衬底110可以包括另一基本半导体，例如，锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。在又一替代方案中，衬底110是绝缘体上半导体(SOI)，例如，掩埋电介质层(burieddielectriclayer)。在一些实施例中，SOI衬底包括形成在绝缘体层114上的一层半导体材料116(例如，硅)。绝缘体层114可以是例如掩埋氧化物(BOX)层或氧化硅层。绝缘体层114被设置在半导体衬底112(例如，硅或玻璃衬底)上。在一些实施例中，半导体衬底112包括p型硅衬底(p衬底)。例如，将p型掺杂剂引入到半导体衬底112中以形成p衬底。参考图2A和图2B，其中，图2A是根据本公开的一些实施例的处于各个阶段的用于制造半导体器件的顶部视图，并且图2B是沿着图2A中的线B-B截取的横截面视图。在衬底110的半导体材料116中形成多个隔离结构120(例如，浅沟槽隔离(STI))以分离各种器件。隔离结构120的形成可以包括在衬底110中蚀刻沟槽并且通过绝缘体材料(例如，氧化硅、氮化硅或氮氧化硅)本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n源极/漏极区域，位于衬底中；/n体区域，位于所述衬底中；/n第一栅极结构，位于所述衬底上方，其中，所述源极/漏极区域和所述体区域位于所述第一栅极结构的相反侧；以及/n第二栅极结构，位于所述衬底上方并且与所述第一栅极结构间隔开，其中，所述源极/漏极区域、所述体区域和所述第一栅极结构位于所述第二栅极结构的同一侧。/n

【技术特征摘要】
1.一种半导体器件，包括：
源极/漏极区域，位于衬底中；
体区域，位于所述衬底中；
第一栅极结构，位于所述衬底上方，其中，所述源极/漏极区域和所述体区域位于所述第一栅极结构的相反侧；以及
第二栅极结构，位于所述衬底上方并且与所述第一栅极结构间隔开，其中，所述源极/漏极区域、所述体区域和所述第一栅极结构位于所述第二栅极结构的同一侧。


2.根据权利要求1所述的半导体器件，其中，所述第一栅极结构和所述第二栅极结构包括不同的材料。


3.根据权利要求1所述的半导体器件，其中，所述第二栅极结构包括金属，并且所述第一栅极结构不含金属。


4.根据权利要求1所述的半导体器件，其中，所述第一栅极结构和所述第二栅极结构在不同的方向上延伸。


5.根据权利要求1所述的半导体器件，其中，所述第二栅极结构在第一方向上延伸，并且所述源极/漏极区域和所述体区域沿着所述第一方向布置。


6.根据权利要求1所述的半导体器件，还包括：间隔件结构，位于所述第一栅极结构与所述第二栅极结构之间。


7.根据权利要求6所述的半导体器件，其中，所述间隔件结构与所述...

【专利技术属性】
技术研发人员：王新泳，韩刘，
申请(专利权)人：台湾积体电路制造股份有限公司，台积电南京有限公司，台积电中国有限公司，
类型：发明
国别省市：中国台湾;71