带小型非易失性存储卡的监护仪制造技术

一种带小型非易失性存储卡的监护仪，包括ＣＰＵ、外设接口，尤其是，所述外设接口为预定的小型存储卡接口，还包括一时序逻辑转换单元，接入在所述ＣＰＵ总线与所述小型存储卡接口之间。所述小型存储卡接口包括ＣＦ、ＣＦ＋、ＭＤ、ＭＭＣ、ＳＤ、ＳＭ、ＸＤ、ＭＳ、Ｍｉｃｒｏｄｒｉｖｅ或ＭｉｎｉＤｉｓｋ接口中的至少一种。还包括与所述接口相对应的小型非易失性存储卡。还包括负载开关和总线开关，分别控制对所述小型存储卡接口的供电，和控制所述时序逻辑转换单元与所述小型存储卡接口ＩＯ引脚之间的信号导通隔离。采用本实用新型专利技术的监护仪可以以较低成本实现对大容量、外形小巧轻薄的小型非易失性存储卡的支持，实现连续运行状态下的移动存储和掉电存储。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
带小型非易失性存储卡的监护仪
  本技术涉及医疗设备，尤其涉及医疗监护仪器存储单元的配置。
技术介绍
  各类医用电子仪器中，多参数生命监护仪是得到较为普遍应用的一种。它是一个典型的嵌入式系统设备，通过传感器和检测电路来测量病体的ECG(心电)、SPO2(血氧饱和度)、NIBP(无创血压)、IBP(有创血压)、体温等生理信号，并实时把经过计算处理后的各生理参数波形显示出来，以供医护人员实时观察病体的生理状态。同时因为监护仪通常被配置于医院的ICU(重症护理)病房、手术室、抢救室等需要常时监测病人生理参数的场合，为便于相关人员进行病情实时诊断、趋势回顾、术后分析或病历记录等操作，监护仪往往有着记录、存储多个参数数据的需求，对存储设备的容量要求较高。此外，为了满足便携式监护仪的需要，所述存储设备还应能掉电存储。现有监护仪通常采用以下几种方式来实现大容量掉电存储：一是使用焊接在电路板上的非易失性存储模块或集成电路芯片为存储单元，例如EEPROM(电可擦除可编程只读存储器)、NVRAM(非易失性随机访问存储器)、FlashMemory(闪存)等。这类存储单元往往容量较小，EEPROM最大只有几百KB(千字节)，NVRAM最大仅为几MB，FlashMemory较大可达十几MB；而且固定焊接在电路板上将不便于装卸和移动存储，不能实现监护数据的备份和转移，也不便于建立由患者自己保存的个人电子病历。二是使用具有标准ATA接口的大容量硬盘为存储单元。该方法非常适合海量存储场合，也比较容易接驳监护仪中央处理器(CPU)的并口总线；但是该类存储器过大的体积并不适合对空间体积非常敏感的便携式监护仪，也不适合移动存储和数据转移。三是使用符合PCMCIA标准接口的存储卡为存储单元，它的体积比较小(标准外形尺寸为85.6×54mm2)，容量也可以较大，适用于移动存储和数据转移，但是对于掌式监护仪来说，它的体积仍然偏大。上述现有技术的不足之处在于，没有一种数据存储方式能同时满足以下三个方面的要求：较大的存储容量(至少达到百兆字节以上)；极小的体积(能适用于掌式监护仪)；实现移动-->存储，支持热插拔。
技术实现思路
  本技术要解决的技术问题是针对上述现有技术的不足，而提出一种监护仪，能实现大容量、可移动存储和掉电存储，并且不过多占用设备较大体积，同时实现的成本较低。为解决上述技术问题，本技术的基本构思为：使监护仪支持各种小型存储卡接口标准，可带小型非易失性存储卡作为存储介质。设计使CPU与这些标准接口之间的信号处理时序达到匹配。作为实现本技术构思的技术方案是，提供一种带小型非易失性存储卡的监护仪，包括CPU、外设接口电路，尤其是，所述外设接口电路为预定的小型存储卡接口电路，还包括一时序逻辑转换单元，接入在所述CPU总线与所述小型存储卡接口电路之间。上述方案中，所述小型存储卡接口电路包括CF、CF+、MMC、SD、SM、XD、MS、Microdrive或MiniDisk接口中的至少一种接口。上述方案中，还包括与所述接口相对应的小型非易失性存储卡。上述方案中，所述小型存储卡接口电路还设置有与所述接口类型一致的卡座。上述方案中，还包括负载开关和总线开关，分别控制对所述小型存储卡接口电路的供电，和控制所述时序逻辑转换单元与所述小型存储卡接口电路IO引脚之间信号的导通隔离。所述CPU或者时序逻辑转换单元包括通断控制信号POW-ON和BE，分别送往所述负载开关和总线开关，控制使所述总线开关的开通后于所述负载开关的开通，而关断先于所述负载开关的关断。采用上述技术方案，均可以利用现有存储容量非常大、而外形小巧轻薄的小型非易失性存储卡在监护仪(尤其是便携监护仪)上实现连续运行状态下的移动存储和掉电存储，尤其能支持小型非易失性存储卡的热插拔使用，便于在工作状态下将一台监护仪上的监护数据转移到另一台监护仪，或转移到其他具有小型非易失性存储卡接口的医疗仪器、电子设备或者PC机上；从而方便医护人员查询监护数据，甚至可方便提供给患者作为个人电子病历本。附图说明  图1是本技术原理框图-->图2是CPU通用总线读时序图3是CPU通用总线写时序图4是IO模式下CF卡配置空间读时序图5是IO模式下CF卡配置空间写时序图6是IO模式下CF卡IO寄存器空间读时序图7是IO模式下CF卡IO寄存器空间写时序图8是CPLD的引脚配置示意图具体实施方式  下面，结合附图所示之最佳实施例进一步阐述本技术。监护仪是一个嵌入式计算机系统设备，因此本技术实施例如图1所示：包括CPU、外设接口电路。所述外设接口电路为预定的小型存储卡接口电路，还包括一时序逻辑转换单元，接入在所述CPU总线与所述小型存储卡接口电路之间。所述小型存储卡接口电路包括CF、CF+、MMC、SD、SM、XD、MS、Microdrive或MiniDisk接口中的至少一种接口。所述监护仪还包括与所述接口相对应的小型非易失性存储卡。所述小型存储卡接口电路可以设置有相应的卡座，供所述存储卡插入；所述存储卡也可以通过焊接等方式直接电连接所述小型存储卡接口电路，因其为现有技术，不在此赘述。图2、3是本技术实施例的CPU通用总线读、写时序，图4～7是以CF卡IO模式为例的访问该存储卡的配置空间和IO寄存器空间所用到的控制信号及读写时序，所述接入在CPU总线与所述小型存储卡接口之间的时序逻辑转换单元，用来解决所述小型存储卡接口电路与嵌入式计算机总线之间信号和时序适配问题。所述时序逻辑转换单元可以用CPLD(复杂可编程逻辑器件)来实现，其中针对包括CF，CF+和Microdriv的并行接口，使用简单的译码逻辑即可，针对其他串行接口，也只要使用简单的串并转换逻辑。以上述CF卡为例，如图8所示，CPU总线的部分信号D1～WR连接CPLD芯片左侧，定义如右侧所述供CF卡的信号-IOIS16～CF_CD(BE、POW_ON除外)，这样当CPU总线对CF卡进行读写操作时，通过CPLD内部逻辑能将CPU总线时序转换成访问CF卡相应空间所需要的信号及时序逻辑(因其属于现有技术，不在此赘述)。所述时序逻辑转换单元还可以用FPGA(现场可编程门阵列)来实现。-->当所述小型存储卡通过所述卡座来接入所述小型存储卡接口电路时，本监护仪还要解决带电插拔(或称“热插拔”)问题。众所周知，CMOS器件的I/O引脚不可先于电源引脚上电，否则将造成器件损坏，为此带电插拔要解决接口中信号引脚与电源引脚之间的上电顺序。因此本实施例还包括负载开关和总线开关，分别受控于CPLD的POW_ON和BE引脚，控制对CF卡的供电和控制所述时序逻辑转换单元与CF卡IO引脚之间的信号导通隔离。所述小型存储卡接口电路还包括一送往CPLD的接口状态信号CD，所述CPLD根据该信号来产生相应的控制信号POW_ON和BE。所述CD信号可以是CF卡内部接地信号，用来供CPLD将CF卡的插拔状态提供给CPU。这样，当接插入所述存储卡时，所述负载开关可以先受控打开给所述存储卡或外设上电，经若干延时后，所述总线开关受控打开，允许后续CPU对所述存储卡或外设进行读写操作；而所述存储卡被拔离时，所述总线开关和负载开关亦依次受控断开。上述实施例并不限定本本文档来自技高网...

【技术保护点】
一种带小型非易失性存储卡的监护仪，包括ＣＰＵ、外设接口电路，其特征在于：　　　　所述外设接口电路为预定的小型存储卡接口电路，还包括一时序逻辑转换单元，接入在所述ＣＰＵ总线与所述小型存储卡接口电路之间。

【技术特征摘要】
1.一种带小型非易失性存储卡的监护仪，包括CPU、外设接口电路，其特征在于：所述外设接口电路为预定的小型存储卡接口电路，还包括一时序逻辑转换单元，接入在所述CPU总线与所述小型存储卡接口电路之间。2.根据权利要求1所述带小型非易失性存储卡的监护仪，其特征在于：所述小型存储卡接口电路包括CF、CF+、MMC、SD、SM、XD、MS、Microdrive或MiniDisk接口中的至少一种接口。3.根据权利要求2所述带小型非易失性存储卡的监护仪，其特征在于：还包括与所述接口相对应的小型非易失性存储卡。4.根据权利要求2或3所述带小型非易失性存储卡的监护仪，其特征在于：所述小型存储卡接口电路还设置有与所述接口类型一致的卡座。5.根据权利要求1所述带小型非易失性存储卡的监护仪，其特征在于：所述时序逻辑转换单元包括CPLD，即复杂可编程逻辑器件，或FPGA，即现场可编程门阵列。6.根据权利要求1所述带小型非易失性存储卡的监护仪，其特征在于：还包括负载开关和总线开关，分别控制对所述小型存储卡接口电路的供电，和控制所述时序逻辑转换单元与所述小型存储...

【专利技术属性】
技术研发人员：姚力，刘彬，何传红，
申请(专利权)人：深圳迈瑞生物医疗电子股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]