互连结构及其制备方法、半导体结构技术

技术编号:28780210 阅读:22 留言:0更新日期:2021-06-09 11:11
本发明专利技术提供一种互连结构及其制备方法、半导体结构,涉及半导体技术领域,该互连结构包括基底、设置在基底上的介质层以及绝缘层,所述介质层内间隔设置有多条金属线;相邻的所述金属线之间的所述介质层内设置有凹槽,所述凹槽的槽底暴露所述基底的表面;所述绝缘层具有延伸至所述凹槽内的延伸部,所述延伸部与所述基底之间具有间隙。本发明专利技术通过使位于相邻的金属线之间的绝缘层与基底之间具有间隙,即,位于相邻的金属线之间具有空气隙,这样可以利用空气的介电常数小于绝缘层的介电常数,降低相邻的金属线之间的寄生电容的电容值,以减小互连结构的信号延迟,进而提高半导体结构的性能。能。能。

【技术实现步骤摘要】
互连结构及其制备方法、半导体结构


[0001]本专利技术涉及半导体
,尤其涉及一种互连结构及其制备方法、半导体结构。

技术介绍

[0002]在半导体结构制作过程中,互连结构是半导体结构中不可或缺的结构,例如,动态随机存储器((Dynamic Random Access Memory,简称DRAM)),所形成的动态随机存储器通常包括核心存储区和外围电路区,其中,核心存储区用于设置多个存储单元,用于对数据信息进行存储,核心存储区和外围电路区通常包括互连结构,互连结构用于与存储单元电连接,以使得存储单元完成对数据信息的存储或者读取。
[0003]相关技术中,互连结构通常包括至少一个互连层,互连层包括多个间隔设置的金属线以及用于隔离各个金属线的介质层,随着半导体结构向小型化、集成化的方向发展,使得位于同一个互连层中的相邻金属线之间的间距也随之减小,相邻的金属线之间可以形成寄生电容,该寄生电容的存在会导致信号延迟,降低半导体结构的性能。

技术实现思路

[0004]鉴于上述问题,本专利技术实施例提供一种互连结构及其制备方法、半导体结构,能够降低相邻的金属线之间的寄生电容的电容值,提升半导体结构的性能。
[0005]为了实现上述目的,本专利技术实施例提供如下技术方案:
[0006]本专利技术实施例的第一方面提供一种互连结构,其包括:
[0007]基底。
[0008]介质层,所述介质层设置在所述基底上,所述介质层内间隔设置有多条金属线;相邻的所述金属线之间的所述介质层内设置有凹槽,所述凹槽的槽底暴露出所述基底的表面。
[0009]绝缘层,所述绝缘层设置在所述介质层上,所述绝缘层具有延伸至所述凹槽内的延伸部,所述延伸部与所述基底之间具有间隙。
[0010]如上所述的互连结构,其中,所述延伸部靠近所述基底的端面与所述基底之间的距离占所述凹槽的深度的2/3~3/4。
[0011]如上所述的互连结构,其中,所述介质层的顶面和所述金属线的顶面与所述绝缘层之间均设置有阻挡层,所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
[0012]如上所述的互连结构,其中,所述阻挡层的材质为氮化硅。
[0013]如上所述的互连结构,其中,所述介质层和所述基底的材质均为氧化硅。
[0014]如上所述的互连结构,其中,所述基底内还设置有与所述金属线一一对应设置的导电柱塞,所述导电柱塞的一端与所述金属线连接,所述导电柱塞的另一端用于与所述基底内的有源区连接。
[0015]本专利技术实施例的第二方面提供一种互连结构的制备方法,包括如下步骤:
[0016]提供基底。
[0017]在所述基底上形成介质层,所述介质层内设置有间隔设置的多条金属线。
[0018]图形化所述介质层,在所述介质层内形成多个凹槽,所述凹槽位于相邻的所述金属线之间,且所述凹槽的槽底暴露出所述基底的表面。
[0019]在所述介质层上形成绝缘层,所述绝缘层具有延伸至所述凹槽内的延伸部,所述延伸部与所述基底之间具有间隙。
[0020]如上所述的互连结构的制备方法,其中,在所述介质层上形成绝缘层的步骤中包括:
[0021]步骤a,在所述凹槽的侧面和所述介质层的顶面上形成子催化层,位于所述凹槽的侧面上的所述子催化层与所述基底之间具有间隙。
[0022]步骤b,在所述子催化层上形成子填充层,所述子填充层发生反应形成一层子绝缘层。
[0023]步骤c,在所述子绝缘层上依次形成所述子催化层和所述子填充层,所述子填充层发生反应形成另一层所述子绝缘层。
[0024]至少重复一次以上的步骤b和步骤c,直至形成所述绝缘层。
[0025]如上所述的互连结构的制备方法,其中,多个所述子绝缘层依次层叠设置构成所述绝缘层,且所述绝缘层位于所述凹槽内的部分构成所述延伸部。
[0026]如上所述的互连结构的制备方法,其中,所述步骤a包括:
[0027]通过定向沉积技术向所述凹槽的侧面和所述介质层的顶面上注入杂质元素,所述杂质元素在所述介质层表面上形成子催化层,所述子催化层包含吸电子化合物,用于增强所述介质层与所述子填充层的结合力。
[0028]所述步骤b包括:
[0029]通过定向沉积技术向所述子催化层上沉积氧化硅前驱体,所述氧化硅前驱体在一定温度下发生反应形成所述子绝缘层,所述氧化硅前驱体构成所述子填充层。
[0030]所述步骤c包括:
[0031]通过定向沉积技术向所述子绝缘层上注入杂质元素,所述杂质元素在所述子绝缘层表面上形成子催化层,所述子催化层用于增强所述子绝缘层与所述子填充层的结合力。
[0032]如上所述的互连结构的制备方法,其中,所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为锐角。
[0033]如上所述的互连结构的制备方法,其中,所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为5
°‑
45
°

[0034]如上所述的互连结构的制备方法,其中,所述杂质元素包括硼族元素、三氟化硼、三氯化铝以及三氧化硫中的至少一种。
[0035]如上所述的互连结构的制备方法,其中,所述子填充层发生反应的反应温度为200℃

400℃。
[0036]如上所述的互连结构的制备方法,其中,在所述基底上形成介质层,所述介质层内设置有间隔设置的多条金属线的步骤包括:
[0037]在所述基底上形成初始介质层;
[0038]图形化所述初始介质层,刻蚀部分所述初始介质层,以在所述初始介质层内形成
多个间隔设置的开口,被保留下来的所述初始介质层构成所述介质层。
[0039]在所述开口内形成金属线,所述金属线背离所述基底的顶面与所述初始介质层的顶面平齐。
[0040]如上所述的互连结构的制备方法,其中,在所述基底上形成介质层的步骤之后,在图形化所述介质层的步骤之前,所述方法还包括:
[0041]在所述初始介质层上形成阻挡层,所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
[0042]本专利技术实施例的第三方面提供一种半导体结构,包括如上所述的互连结构。
[0043]本专利技术实施例所提供的互连结构及其制备方法、半导体结构中,通过使位于相邻的金属线之间的绝缘层与基底之间具有间隙,即,位于相邻的金属线之间具有空气隙,这样可以利用空气的介电常数小于绝缘层的介电常数,降低相邻的金属线之间的寄生电容的电容值,以减小互连结构的信号延迟,进而提高半导体结构的性能。
[0044]除了上面所描述的本专利技术实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外,本专利技术实施例提供的互连结构及其制备方法、半导体结构所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果,将在具体实施方式中作出进一步详细的说明。
附图说明本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种互连结构,其特征在于,包括:基底;介质层,所述介质层设置在所述基底上,所述介质层内间隔设置有多条金属线,相邻的所述金属线之间的所述介质层内设置有凹槽,所述凹槽的槽底暴露出所述基底的表面;绝缘层,所述绝缘层设置在所述介质层上,所述绝缘层具有延伸至所述凹槽内的延伸部,所述延伸部与所述基底之间具有间隙。2.根据权利要求1所述的互连结构,其特征在于,所述延伸部靠近所述基底的端面与所述基底之间的距离占所述凹槽的深度的2/3~3/4。3.根据权利要求2所述的互连结构,其特征在于,所述介质层的顶面和所述金属线的顶面与所述绝缘层之间均设置有阻挡层,所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。4.根据权利要求3所述的互连结构,其特征在于,所述阻挡层的材质为氮化硅。5.根据权利要求1

4任一项所述的互连结构,其特征在于,所述介质层和所述绝缘层的材质均为氧化硅。6.根据权利要求1

4任一项所述的互连结构,其特征在于,所述基底内还设置有与所述金属线一一对应设置的导电柱塞,所述导电柱塞的一端与所述金属线连接,所述导电柱塞的另一端用于与所述基底内的有源区连接。7.一种互连结构的制备方法,其特征在于,包括如下步骤:提供基底;在所述基底上形成介质层,所述介质层内设置有间隔设置的多条金属线;图形化所述介质层,在所述介质层内形成多个凹槽,所述凹槽位于相邻的所述金属线之间,且所述凹槽的槽底暴露出所述基底的表面;在所述介质层上形成绝缘层,所述绝缘层具有延伸至所述凹槽内的延伸部,所述延伸部与所述基底之间具有间隙。8.根据权利要求7所述的互连结构的制备方法,其特征在于,在所述介质层上形成绝缘层的步骤中包括:步骤a,在所述凹槽的侧面和所述介质层的顶面上形成子催化层,位于所述凹槽的侧面上的所述子催化层与所述基底之间具有间隙;步骤b,在所述子催化层上形成子填充层,所述子填充层发生反应形成一层子绝缘层;步骤c,在所述子绝缘层上依次形成所述子催化层和所述子填充层,所述子填充层发生反应形成另一层所述子绝缘层;至少重复一次以上的步骤b和步骤c,直至形成所述绝缘层。9.根据权利要求8所述的互连结构的制备方法,其特征在于,多个所述子绝缘层依次层叠设置构成所述绝缘层,且所述绝缘层位于所述凹槽内的部分构...

【专利技术属性】
技术研发人员:朱德龙
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1