半导体结构及其制造方法技术

本公开提供一种半导体结构及其制造方法。半导体结构包括：衬底，包括相互间隔排布的有源区和浅沟槽隔离区；多个隔离结构，位于所述衬底表面；多个凹槽，位于所述多个隔离结构之间，所述凹槽的底部具有第一斜面，所述第一斜面形成于所述有源区；导电插塞，位于所述凹槽中。本公开实施例可以避免在存储接触插塞结构制造过程中在多晶硅内部形成空气隙。制造过程中在多晶硅内部形成空气隙。制造过程中在多晶硅内部形成空气隙。

【技术实现步骤摘要】
半导体结构及其制造方法
[0001]技术领
[0002]本公开涉及半导体制造技术领，具体而言，涉及一种能够避免产生空气隙的半导体结构及其制造方法。

技术介绍

[0003]存储接触插塞结构(Storage Node Contact，SNC)是DRAM结构中用来连接晶体管与存储电容的接触结构，通常为多晶硅。SNC通常下部同时连接衬底和STI(Shallow Trench Isolation，浅沟槽隔离)，顶部连接金属，侧壁为隔离结构的侧墙，隔离结构例如为位线结构或介质层结构。
[0004]在相关技术中，由于位线结构是先行制作好的，需要制造介质层结构作为隔离结构来制造SNC沟槽的另两个侧墙，并在沟槽中填充多晶硅以制作SNC。由于介质层侧墙硬度较大，只能通过沉积制造，因此沉积形成的介质层侧墙之间的沟槽通常为梯形结构(参考说明书图3)，上窄下宽，多晶硅沉积过程中难以控制沉积的均匀度，往往会在SNC内部形成空气隙，造成SNC的电性能发生变化，产生元件故障，降低了良品率。
[0005]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领普通技术人员已知的现有技术的信息。

技术实现思路

[0006]本公开的目的在于提供一种半导体结构及其制造方法，用于至少在一定程度上克服由于相关技术的限制导致的存储接触插塞结构制造过程中多晶硅内部存在空气隙的问题。
[0007]根据本公开的第一方面，提供一种半导体结构，包括：
[0008]衬底，包括相互间隔排布的有源区和浅沟槽隔离区；
[0009]多个隔离结构，位于所述衬底表面；
[0010]多个凹槽，位于所述多个隔离结构之间，所述凹槽的底部具有第一斜面，所述第一斜面形成于所述有源区；
[0011]导电插塞，位于所述凹槽中。
[0012]在本公开的一种示例性实施例中，所述凹槽的顶部面积小于底部面积。
[0013]在本公开的一种示例性实施例中，所述第一斜面的倾角为30
°
～40
°
。
[0014]在本公开的一种示例性实施例中，所述凹槽的底部还具有第二斜面，所述第二斜面形成于所述浅沟槽隔离区。
[0015]在本公开的一种示例性实施例中，所述第二斜面的倾角为20
°
～60
°
。
[0016]在本公开的一种示例性实施例中，所述隔离结构包括位线结构和介质层结构。
[0017]在本公开的一种示例性实施例中，所述凹槽的截面为方形、多边形、圆形或椭圆形中的一种或几种。
[0018]在本公开的一种示例性实施例中，所述多个凹槽呈阵列排布。
[0019]在本公开的一种示例性实施例中，所述第一斜面为弧面。
[0020]根据本公开的一个方面，提供一种半导体结构的制造方法，包括：
[0021]提供衬底，所述衬底包括相互间隔排布的有源区和浅沟槽隔离区；
[0022]在所述衬底表面形成牺牲层材料；
[0023]蚀刻部分所述牺牲层材料，以形成多个第一槽；
[0024]对所述第一槽沉积介质层后，去除剩余所述牺牲层材料，形成多个第二槽；
[0025]对所述第二槽的底部有源区露出部向下蚀刻以形成第一斜面；
[0026]以所述第一斜面为基底，在所述第二槽内进行外延硅生长工艺，以填充所述第二槽。
[0027]在本公开的一种示例性实施例中，所述第一斜面的倾角为30
°
～40
°
。
[0028]在本公开的一种示例性实施例中，在蚀刻所述第一斜面之后，对所述第一斜面进行自然氧化物去除处理和/或碳基残留物去除处理。
[0029]在本公开的一种示例性实施例中，所述对所述第二槽的底部有源区露出部向下蚀刻第一斜面还包括：
[0030]同时蚀刻所述有源区露出部紧邻的浅沟槽隔离结构露出部，以形成第二斜面。
[0031]在本公开的一种示例性实施例中，对所述有源区露出部和所述浅沟槽隔离结构露出部的蚀刻选择比为1:1。
[0032]在本公开的一种示例性实施例中，使用六氟化硫气体蚀刻所述斜面。
[0033]在本公开的一种示例性实施例中，所述在所述第二槽内进行外延硅生长工艺包括：
[0034]将盐酸流量设置为150sccm
±
30％。
[0035]在本公开的一种示例性实施例中，所述在所述第二槽内进行外延硅生长工艺包括：
[0036]在填充所述第二槽后，使用湿法工艺去除多晶硅以仅留下单晶硅，并调整填充的硅的顶部为平面。
[0037]在本公开的一种示例性实施例中，在填充所述第二槽后，还包括：
[0038]在填充的硅表面沉积金属。
[0039]本公开实施例通过在容纳SNC结构的凹槽底部的有源区露出部设置斜面，并以斜面为基底在槽内部生长多晶硅，可以快速形成不含空气隙的存储接触插塞结构，降低元件故障率，提高良品率。
[0040]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0041]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]图1是本公开示例性实施例中SNC结构的一种排列方式的示意图。
[0043]图2是本公开示例性实施例中SNC结构的另一种排列方式的示意图。
[0044]图3是相关技术中SNC结构的制造过程示意图。
[0045]图4是本公开实施例中一种半导体结构的示意图。
[0046]图5是本公开实施例中SNC结构制造方法的流程图。
[0047]图6A～图6D是图5所示步骤的工艺示意图。
[0048]图7A和图7B是本公开实施例中SNC结构的斜面形态示意图。
[0049]图8A和图8B是本公开实施例中SNC结构的另一个角度的剖面的斜面形态示意图。
[0050]图9A是多晶硅生长不理想效果示意图之一。
[0051]图9B是多晶硅生长不理想效果示意图之二。
[0052]图10是进行回刻蚀工艺后的SNC结构的示意图。
具体实施方式
[0053]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，包括相互间隔排布的有源区和浅沟槽隔离区；多个隔离结构，位于所述衬底表面；多个凹槽，位于所述多个隔离结构之间，所述凹槽的底部具有第一斜面，所述第一斜面形成于所述有源区；导电插塞，位于所述凹槽中。2.如权利要求1所述的半导体结构，其特征在于，所述凹槽的顶部面积小于底部面积。3.如权利要求1所述的半导体结构，其特征在于，所述第一斜面的倾角为30
°
～40
°
。4.如权利要求1所述的半导体结构，其特征在于，所述凹槽的底部还具有第二斜面，所述第二斜面形成于所述浅沟槽隔离区。5.如权利要求4所述的半导体结构，其特征在于，所述第二斜面的倾角为20
°
～60
°
。6.如权利要求1所述的半导体结构，其特征在于，所述隔离结构包括位线结构和介质层结构。7.如权利要求1所述的半导体结构，其特征在于，所述凹槽的截面为方形、多边形、圆形或椭圆形中的一种或几种。8.如权利要求7所述的半导体结构，其特征在于，所述多个凹槽呈阵列排布。9.如权利要求1所述的半导体结构，其特征在于，所述第一斜面为弧面。10.一种半导体结构的制造方法，其特征在于，包括：提供衬底，所述衬底包括相互间隔排布的有源区和浅沟槽隔离区；在所...

【专利技术属性】
技术研发人员：平尔萱，周震，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：