探针头阵列制造技术

用于测试半导体晶片上所形成的器件的探针头（１２）包括多个探针ＤＵＴ（被测器件）阵列（１６）。各被测器件包括一些焊点，促使这些焊点与相对应的探针ＤＵＴ阵列（１６）中的探针（１８、２０）压接起来。探针阵列图形具有像凹入、凸出、岛和开口等不连续性，当探针（１８、２０）接触焊点时这些图形至少与一个器件相对。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于测试半导体晶片上的器件的探针头阵列。相关领域的描述像微处理器、DRAM和闪存等半导体器件都以公知的方式在半导体晶片上进行制造。根据晶片的尺寸以及其上所形成的各器件的尺寸，在单个晶片上可能只有几个或上千个器件。这些器件通常彼此完全一样，每个器件在其表面上都包括多个导电焊点，用于提供电源和作为器件的其它连接(比如输入信号、输出信号、控制信号等)。测试晶片上的器件是需要的，以便于能确定哪些器件具有完全的功能并因此适合封装和销售以及哪些器件是不能工作的或只具有部分功能而因此不适合封装。为此，在器件仍在晶片上时，晶片测试机就将电源和输入信号施加到这些器件上并监控在预定的测试例程期间的输出。因为各被测器件(DUT)基本上彼此完全一样，所以有多个完全一样的探针DUT阵列。各探针DUT阵列包括许多探针，这些探针与相对应的DUT上的各个焊点产生个别的压力连接。这些探针DUT阵列构成安装在一个探针头或多个探针头上的单个探针阵列，这些探针头是晶片探针卡的一部分。晶片探针卡通常包括多个通道，每个通道对应于探针头上的一个DUT阵列。结果，多个DUT阵列同时接触晶片上的多个DUT。很明显，可同时测试的DUT越多，整个晶片的测试便可以越快。但是可连接到DUT阵列的测试机通道的个数是有限制的。尽管一些测试机包含许多通道(例如，128个通道)，但是被测晶片上可能有几百个DUT。结果，测试过程包括促使探针DUT阵列与第一相对应DUT组上的焊点压力接触(即第一次“触地(touchdown)”)，执行测试，将探针从DUT上提起，使探针相对于晶片进行移动，使探针与另一组DUT上的焊点接触(即第二次“触地”)，并且测试另一个DUT。重复该过程，直到晶片上所有的DUT均被测试完。因测试期间相关的测试装备的成本，使上述测试过程对时间高度敏感。换句话说，如果测试可以加快速度，则完成的半导体器件的生产成本也可以减小。结果，人们期望使每个晶片的探针阵列触地次数最少，使每个DUT的多探针触地次数最少，并且使各次触地之间的步进距离最小。晶片上的触地总次数是随下列因素而变探针头上有多少个DUT阵列(常常转而等价于测试装备具有多少个通道)；晶片上有多少个DUT；以及晶片DUT和DUT阵列的相对配置。因为各测试例程要花时间运行，所以使触地总次数下降便减小了晶片的测试时间。触地次数通常在低端1或2到高端大约9之间变化。当探针DUT阵列与特定的DUT多次接触时，就会出现多次DUT触地。当探针DUT阵列与晶片进行第二次接触并且产生后续触地时，在已测试过的DUT和探针DUT阵列之间就可能出现一些重叠。人们希望将各DUT的触地次数限制到尽可能小，最好只有1次。这是因为当促使探针去接触焊点时，焊点便易刮伤。重复刮伤可能将焊点损坏到无法对DUT进行恰当封装的程度。很明显，人们不希望测试过程损坏具有完全功能的DUT。另外，测试效率也会随触地次数减小而增大。最后，还期望使步进距离最小化，该步进距离是指在各次触地之间探针阵列和晶片之间相对横向移动的量。这样做能进一步减少完全测试晶片上所有DUT所需的时间。下文参照附图将更详细地描述各个晶片的触地次数、多次触地和步进距离。探针头若能降低各个晶片的触地次数、降低各个DUT的触地次数并减小步进距离，则将是很有利的。附图简述附图说明图1是其上安装了探针头的探针卡的透视图。图2是图1所示探针头上的探针DUT阵列的局部显著放大图。图3示意性图示说明了探针头上的探针DUT阵列的现有技术配置。图4示出了在具有多个DUT的晶片上第一次触地期间图3的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图5是与图4相似的图，示出了在第二次触地期间的探针DUT阵列。图6是图4和5所示DUT配置的放大版本，示出了每个DUT的触地次数。图7示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。图8示出了在具有多个DUT的晶片上第一次触地期间图7的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图9是与图8相似的图，示出了在第二次触地期间的探针DUT阵列。图10是示出了测试晶片上所有DUT所需的触地总次数的示意图。图11是图8和9所示DUT配置的放大版本，示出了每个DUT的触地次数。图12示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。图13示出了在具有多个DUT的晶片上第一次触地期间图12的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图14是与图13相似的图，示出了在第二次触地期间的探针DUT阵列。图15是示出了测试晶片上所有DUT所需的触地总次数的示意图。图16是图13和14所示DUT配置的放大版本，示出了每个DUT的触地次数。图17示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。图18示出了在具有多个DUT的晶片上第一次触地期间图17的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图19是与图18相似的图，示出了在第二次触地期间的探针DUT阵列。图20是与图18和19相似的图，示出了在第三次触地期间的探针DUT阵列。图21是与图18-20相似的图，示出了在第四次触地期间的探针DUT阵列。图22是示出了测试晶片上所有DUT所需的触地总次数的示意图。图23是图18-21所示DUT配置的放大版本，示出了每个DUT的触地次数。图24示意性图示说明了根据本专利技术所构建的探针头上的探针DUT阵列。图25示出了在具有多个DUT的晶片上第一次触地期间图24的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图26是示出了测试晶片上所有DUT所需的触地总次数的示意图。图27是图25所示DUT配置的放大版本，示出了每个DUT的触地次数。图28示意性图示说明了根据本专利技术第二实施方式所构建的探针头上的探针DUT阵列。图29示出了在具有多个DUT的晶片上第一次触地期间图28的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图30是与图29相似的图，示出了在第二次触地期间的探针DUT阵列。图31是图29和30所示DUT配置的放大版本，示出了每个DUT的触地次数。图32示意性图示说明了根据本专利技术第三实施方式所构建的探针头上的探针DUT阵列。图33示出了在具有多个DUT的晶片上第一次触地期间图32的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图34是与图33相似的图，示出了在第二次触地期间的探针DUT阵列。图35是与图33和34相似的图，示出了在第三次触地期间的探针DUT阵列。图36是图33-35所示DUT配置的放大版本，示出了每个DUT的触地次数。图37示意性图示说明了根据本专利技术第四实施方式所构建的探针头上的探针DUT阵列。图38示出了在具有多个DUT的晶片上第一次触地期间图37的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。图39是与图38相似的图，示出了在第二次触地期间的探针DUT阵列。图40是与图38和39相似的图，示出了本文档来自技高网...

【技术保护点】
一种对半导体晶片上形成的器件进行测试的接触器，所述接触器包括用于与所述器件上形成的焊点相接触的探针阵列，所述探针阵列包括围绕着所述探针阵列中的开口而设置的多个相邻的ＤＵＴ阵列，当所述探针阵列接触所述焊点时所述开口位于至少一个器件之上。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RJ汉森，JM隆恩，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US[美国]