用于控制电子电路中可变延迟的装置和方法制造方法及图纸

一种具有用于对诸如那些由环境条件所引起可变延迟进行延迟补偿的电路。具有一种延迟模型的延迟补偿元件被包括在锁相环的反馈路径中，该延迟模型匹配于要补偿的电路的延迟模型。该延迟补偿被描述为是可编程的延迟，其具有随着该延迟的编程值而变化的、与温度有关的变化率。这样的电路被用于自动测试设备的信道。该延迟元件被结合进在时钟产生电路中使用的锁相环的反馈路径中。即使ＣＭＯＳ部件被在该信道中使用，该结构能提供低于２５０微微秒的边沿位置精度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及电子电路，更具体地说，涉及改进诸如测试和测量系统的电子电路中的定时精度。
技术介绍
自动测试设备(有时称作“测试器”)在制造半导体器件的过程中被广泛地使用。该测试器可以被编程以产生适用于被测器件(DUT)的激励信号。该测试器然后测量对这些激励信号的响应。通过比较测量的响应与预期的响应，该测试器可以确定DUT是否恰当地操作。为了准确地测试该DUT，测试器必须可靠地产生和测量测试信号。在很多情况下，将信号施加于DUT的时间或者测量DUT上的信号的时间对于准确地测试该DUT是重要的。为了控制测试信号在其上产生或者测量的时间，许多的测试器包括定时发生器。定时发生器产生“边沿”信号。该边沿信号触发电路以驱动或者测量测试信号。通常将关于该测试器可以产生的边沿的精确度称作“边沿位置精确度”，其限制该测试器在精确限定的时间上产生或者测量测试信号的能力。据此，边沿位置精确度通常是测试器关键性的技术要求。尤其对于设计成能测试在比较高的频率上工作的半导体器件的测试器，其所希望的是具有尽可能低的边沿位置精确度。例如，对于测试器来说具有小于250微微秒的边沿位置精确度是所希望的。图1A示出现有技术测试器100的方框图。测试器100包括控制器112，控制器112可以包括被编程以执行测试程序或者分析测试结果的通用计算机或者工作站。控制器112还可以包括产生供测试器100内部使用的时间和同步信号的电路。来自控制器112的控制信号被经由扇出电路114传送到多个仪器，在此其被指定为信道1161、1162、…、116N。信道1161、1162、…、116N的每个经由下游电路130连接到被测部件(DUT)110。在测试器内可以采用各种各样类型的仪器，以产生和测量充分地测试各种各样的半导体器件需要的信号。图1A给出一个仪器产生和测量数字信号的例子。将信道1161采用为说明性的，示出的该信道包括时钟发生器120。时钟发生器120产生一个数字时钟，其在信道1161内控制电路操作的定时。来自时钟发生器120的时钟被提供给一个或多个定时发生器122。每个定时发生器输出一个边沿信号。该定时发生器被编程以控制每个边沿信号的定时。在操作中，定时发生器122对由时钟发生器120产生的时钟脉冲计数，以确定在其上可以产生一个边沿信号的特定的时间。某些定时发生器包括“内插器”电路，在已经计数特定的脉冲数之后，其用于使边沿信号的产有一个很短时间的延迟。通常地，这个延迟包括由时钟发生器120产生的时钟的时段的一小部分。以这种方法，由定时发生器122产生的每个边沿的时间可以被以较高的精度指定。来自定时发生器122的边沿信号被提供给格式化电路124。格式化电路124包含驱动器和比较器，其在由边沿信号控制的时间上工作。例如，格式化电路124可以输出具有上升沿和下降沿的脉冲，该上升沿与第一边沿信号重合，该下降沿与第二边沿信号重合。同样地，格式化电路124可以在由定时发生器122产生的边沿信号指定的时间上在连接到DUT110的引线上读取一个值。定时发生器122和格式化电路124是可编程的，使得由每个信道执行的特定的测试或者测量功能可以从周期到周期都不同。虽然定时发生器122允许产生边沿信号的时间被以较高的精度指定，但是这样的精度仅能在如果所有的信道被协调为相同的时间基准的情况下导致测试信号精确的定时。为了协调多个信道的动作，每个信道通常包括校准电路126。校准电路126包括存储校准值的存储器。该校准值在校准例程(routine)期间被确定。作为一个例子，在简单的校准例程中，每个信道可以被编程以同时产生测试信号。对来自每个信道的信号到达接至DUT110的接口的实际时间进行测量。该测量时间被用于计算调整值，该调整值用于指定在较快的信道中的延迟量，所需的这些延迟量用于使得在那些较快的信道中的信号能与来自较慢信道的信号在相同的时间到达接至DUT110的接口。通过在更快的信道中利用这些调整值作为已编程的时间的偏移，来自被编程以在相同时间到达DUT110的所有信道1161、1162、…、116N的信号将同时到达。如果该信道具有非线性的延迟特性，校准电路126可以存储多个校准值，每一个用于每个已编程的时间。以这种方法，为每个可能生成边沿的已编程时间提供校准。但是，校准电路126通常存储一个组的校准值。那些校准值仅仅在测试器100内的延迟保持恒定的情况下提供精确的边沿位置。如果在测试器100内的电路延迟变化，测试器100的边沿位置精确度可能降低。我们已经认识到在包括诸如时钟发生器120电路的测试系统中特殊的问题。时钟发生器120包括具有随温度而变的延迟的电路。随着测试器变热或者变凉时，经由不同的信道的延迟变化不同的量，并且该测试器的边沿位置精确度将降低。图1B是一个时钟发生器120的例子。时钟发生器120包括直接数字合成(DDS)电路150和锁相环152。DDS电路150产生一个具有可以经由数字控制来控制的周期的周期信号。DDS150的输出被提供给锁相环152。锁相环152起倍频器的作用，并且可以产生是由DDS电路150输出的信号的频率的数倍的时钟信号。锁相环152包括鉴相器154和压控振荡器156。由压控振荡器156输出的信号的频率与鉴相器154的输出成比例变化。DDS电路150的输出被作为一个输入提供给鉴相器154。鉴相器154接收频率定标电路160的输出作为第二输入。频率定标电路160产生一个输出信号，其在频率方面比其输入低一个比例因子。频率定标电路160是在锁相环152的反馈路径158中。频率定标电路160的输入端被连接到电压控制振荡器156的输出。据此，频率定标电路160的输出是与压控振荡器156的输出同步的信号，但是在频率方面被降低了所述比例因子。鉴相器154将频率定标电路160的输出与DDS电路150的输出比较。当到鉴相器154的两个输入不同的时候，鉴相器154的输出改变到达压控振荡器156的控制输入。在恰当地配置的回路中，鉴相器154将调节其输出直到压控振荡器156产生一个输出信号为止，该输出信号当通过频率定标电路160被按比例缩小后能在频率和相位方面匹配DDS电路150的输出，以这种方法，锁相环152的输出跟踪所述DDS电路150的输出，但是在频率方面高了频率定标电路160中的比例因子。通常，所有的信道1161、1162、…、116N接收相同的基准时钟REF。因此，基准时钟的变化不改变在该信道内的事件的相对定时。在DDS电路150内的许多的部件是通过基准时钟REF来计时的。但是，DDS电路150包括热敏的部件，并且产生不直接相对于基准时钟REF的输出值。例如，传统的DDS电路包括数字-模拟转换器。此外，在该信号路径中贯穿每个信道的其他的部件可以是温度敏感的。例如，该定时发生器122和格式化电路124可以包括温度敏感的部件。随着这些部件改变温度，产生边沿的相对定时可能变化，从而降低了测试器100的边沿位置精确度。在某些现有技术测试系统中，通过控制测试系统内所有部件的温度来降低温度敏感的部件的影响。例如，可以放置冷却板在电子电路上。该冷却板起热量吸收的作用，其趋向于将在测试器内所有的部件保持在相同的工作温度上。但是，其所希望的是，在测试器内提供本文档来自技高网...

【技术保护点】
一种延迟补偿的电子系统，包括：　　　　ａ）对至少一个环境变量具有延迟相关性的第一电路；　　　　ｂ）具有反馈路径的第二电路，所述第二电路与所述第一电路串联连接；和　　　　ｃ）在反馈路径中连接的延迟补偿元件，该延迟补偿元件具有与第一电路的延迟相关性成正比的延迟相关性。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：雅各布阿尔温萨尔米，托马斯A雷普奇，
申请(专利权)人：泰拉丁公司，
类型：发明
国别省市：US[美国]