提供了一种用于晶片测试系统的探针卡，它具有许多单板特征，能够进行测试系统控制器通道的扇出，以便测试晶片上的多个DUT，同时又限制了扇出对测试结果的不利影响。探针卡的单板特征包括下列一个或多个：(a)DUT信号隔离，这是通过将电阻器与每一个DUT输入串联以隔离出故障的DUT而设置的；(b)DUT电源隔离，这由与每一个DUT电源引脚串联的开关、限流器或调解器来设置，以便隔离对出故障的DUT的电源供给；(c)用单板微控制器或FPGA来设置的自测；(d)作为探针卡一部分而设置的层叠的子卡，用于容纳附加的单板测试电路；以及(e)在探针卡的底部PCB及子卡或测试系统控制器之间接口总线的使用，以使底部PCB和子卡之间或底部PCB和测试系统控制器之间的接口导线的数目达到最小。
Smart probe card architecture
A probe card for a wafer test system is provided, which has many board features, can controller channel fan out of a test system for testing a number of DUT on the wafer, while limiting the adverse effects of fan out on test results. Board features a probe card includes one or more of the following: (a) DUT signal isolation, it is through the resistor with each DUT input series to isolate the fault of DUT set; (b) DUT power switch, isolation, the series with each DUT power supply pin limit the converter or regulator to set out the power supply, so that the isolation of the fault of the DUT; (c) self testing with single board micro controller or FPGA set; (d) as part of a probe card and set the stacked sub card, for receiving a single board test circuit is added; and (E) in use the bottom of the PCB and sub probe card card or between the test bus controller interface, so that the number of interface between wires at the bottom of the PCB and the sub card or between the bottom of the PCB and the test system of the controller reaches the minimum.
【技术实现步骤摘要】
本专利技术涉及一种测试晶片上集成电路(IC)时所使用的测试系统的探针卡结构。 更具体地讲，本专利技术涉及一种具有智能单板特征的探针卡结构，该结构能使探针卡分配一 条从测试系统控制器到多个测试探针的单通道从而连接到晶片上的IC。
技术介绍
当测试晶片上的IC时，同时测试尽可能多的器件在成本方面是有利的，这会减少 每个晶片所用的测试时间。测试系统控制器不断改进，以便增大通道的数目和可以同时测 试的器件的数目。然而，测试系统控制器的测试通道不断增多对于该测试系统而言是一个 显著的成本因素，因为探针卡具有复杂的路由线路以用来容纳多个平行的测试通道。因此， 期望能提供一种整体的探针卡架构，它可以在不要求增多测试系统控制器通道且不增大探 针卡路由复杂性的情况下增大测试并行性。在测试系统控制器资源有限的情况下，在探针卡中将来自测试系统控制器的一个 信号扇出到多个传输线路可能是值得期望的，因为一个新测试系统控制器的成本通常会超 过探针卡路由复杂性所增加的成本。测试系统控制器所具有的资源能够测试晶片上固定数 目的待测器件(DUT)。随着技术的进步，单个晶片上可制造出更多的DUT。为了省去新增测 试系统控制器的成本，要么测试系统对晶片执行多次测试，要么在探针卡中将通常提供给 单个DUT的测试信号扇出到多个DUT。对于测试中的炙烧而言后一种做法更值得尝试，其中 在晶片的加热期间探针卡对晶片的多次测试有时候是不好实现的。此外，对晶片作更少次 数的测试减小了破坏晶片的可能性，并且更少次数的测试限制了测试系统中探针的磨损， 其中替换探针可能很贵。然而，在测试系统控制器和DUT之间的探针卡中扇出多个测试信号不仅会增大 系统的复杂性，还会导致测试结构不精确。为了更好地确保测试不出故障，可以在探针卡 上增设一些电路，以便使扇出线路之一出现故障时其影响达到最小。对于具有探针卡扇出 的测试系统而言，扇出线路上所连接的组件中若出现故障，则会使所扇出的多个测试系统 通道上全部器件所用的测试信号严重衰减。申请号为6，603，323且标题为“Closed-Grid Bus Architecture For WaferInterconnect Structure，，的美国专禾丨J描述了一禾中角军决方 案，该方案通过在通道线路分支点和探针之间设置隔离电阻器来减小出故障的组件所引起 的衰减，该专利引用在此作为参考。申请号为10/693，133且标题为“Isolation Buffers WithControlled Equal Time Delays”的美国专利中提供了另一种解决方案，该方案描述了 一种在通道线路分支点和探针之间使用了隔离缓冲器的系统，其中所包括的电路可确保每 一个隔离缓冲器都提供相同的延迟。然而，如在本专利技术的产生过程中所认识到的那样，所增 加的电路会对测试带来不利的影响，可能会出现其它问题。因为测试系统控制器系统的成本使人期望它们可以用很久，所以期望探针卡还能 够具有扩展的测试系统功能，以便增加旧测试系统的使用寿命。探针卡充当测试系统控制 器和晶片之间的接口，它通常比测试系统控制器要便宜许多并且其替换周期往往因探针卡 上探针的磨损而比测试系统控制器短许多。图1示出了用探针卡测试半导体晶片上多个DUT的测试系统的方框图。该测试系 统包括通过通信线缆6连接到测试头8的测试系统控制器4或通用计算机。该测试系统还 包括探测器10，探测器10由用于安装待测晶片14的工作台12构成，该工作台12是可移动 的以便用探针卡18上的探针16来接触晶片14。该探测器10包括探针卡18，探针卡18支 撑用来接触晶片14上所形成的多个DUT的探针16。在该测试系统中，测试数据由测试系统控制器4产生，并且通过通信线缆6、测试 头8、探针卡18、探针16最终传输到晶片14上的多个DUT。然后，测试结果从晶片上的多 个DUT中往回通过探针卡18到达测试头8，以便往回传输到测试系统控制器4。一旦测试 完成，该晶片就被切成多个分离的DUT。测试系统控制器4所提供的测试数据被分到线缆6中所设置的多个单独的测试通 道并且在测试头8中被分离，这样每一个通道连接到一个单独的探针。由柔性线缆连接器 M将测试头8中的多个通道链接到探针卡18。然后，探针卡18将每一个通道链接到一个 单独的探针16。图2示出了典型的探针卡18中各组件的横截面图。探针卡18被配置成为直接接 触晶片的弹簧探针16提供电通路和机械支撑。通过印刷电路板(PCB) 30、中介层32和空间 转换器34，提供了探针卡电通路。通过通常连接在PCB30外围的柔性线缆连接器M，提供了 来自测试头8的测试数据。在PCB30中，通道传输线路40将来自连接器M的信号水平地 分配到PCB30上的多个接触焊点，以便与空间转换器34上多个焊点的路由节距相匹配。中 介层32包括基片42，基片42在其两侧面上有弹簧探针电触头44。中介层32使PCB30上 多个单独的焊点电连接到空间转换器34上用于形成基板栅格阵列(LGA)的多个焊点。空 间转换器34的基片45中的多条路径46分配(或“空间转换”)从LGA到弹簧探针16(这 些探针按某一阵列配置)的多个连接。空间转换器基片45通常由多层陶瓷或有机基层压 物构成。带有嵌入式电路、探针和LGA的空间转换器基片45被称为探测头。背板50、托架(探测头托架)52、支架(探测头加劲支架)54、板弹簧56和调平销 62为各电子组件提供了机械支撑。背板50被置于PCB30的一侧之上，而托架52被置于另 一侧之上并且通过螺丝59附着于其上。板弹簧56通过螺丝58附着于托架52上。板弹簧 56延伸到以可移动的方式将支架M固定到托架52的内壁以里。然后，支架M包括水平 延长部分60，用于将空间转换器34支撑在其内壁以里。支架M围绕着探测头并对托架52 保持一个精密的公差，使得横向移动很有限。调平销62完成对电子元件的机械支撑，并且提供空间转换器34的调平。调节调 平销62，使得黄铜球66与空间转换器34有点接触。球体66接触空间转换器34的LGA的 外围，以保持与电子元件的隔离。通过使用前进式螺丝或调平销62来精确调节这些球体， 可实现使基片调成水平。穿过背板50和PCB30中的多个支持物，旋入调平销62。调平销螺 丝62的移动由板弹簧56顶着，所以使球体66保持与空间转换器34的接触。图3示出了图2所示探针卡各组件的分解装配图。图3示出了用两个螺丝59连接背板50、PCB 30和托架52的情况。设置了四个穿过背板50和PCB 30的调平螺丝62， 用来接触在空间转换器基片34的角落附近的四个球体66。支架M直接置于空间转换器基 片34上，支架M安装在托架52内部。板弹簧56通过螺丝58附着于托架52上。示出两 个螺丝58用作参照，其它螺丝(未示出)置于整个外围，用来附着多个板弹簧。图4示出了 PCB 30相反一侧的透视图，它示出了连接器M排列在其四周的情况。 在图3中，PCB 30的连接器M面朝下，所以未示出。在典型的探针卡中，连接器M (通常 是零插拔力(ZIF)连接器)提供了位于探针卡外围的柔性线缆连接，并且被配置成与测试 头上常以相同方式排列的那些连接器配对。尽管所示的是ZIF连接器，本文档来自技高网...
【技术保护点】
１．一种探针卡组件，包括：隔离缓冲器，每一个隔离缓冲器都串联在单个测试器通道和多个测试探针之间，从而提供了测试探针的隔离。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：C·A·米勒，M·E·查夫特，R·J·汉森，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。