半导体封装件制造技术

本发明专利技术提供一种半导体封装件，所述半导体封装件包括：框架，具有开口并且包括布线层和一个或更多个连接过孔；半导体芯片，设置在所述开口中并具有有效表面以及与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；包封剂，覆盖所述框架和所述半导体芯片并填充所述开口；连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，并且包括电连接到所述连接焊盘和所述布线层的一个或更多个重新分布层；一个或更多个无源组件，设置在所述连接结构上；模制材料，覆盖所述无源组件中的每个；以及金属层，覆盖所述框架、所述连接结构和所述模制材料中的每个的外表面。所述金属层连接到包括在所述框架的所述布线层中的接地图案。

Semiconductor package

【技术实现步骤摘要】
半导体封装件本申请要求于2018年12月4日在韩国知识产权局提交的第10-2018-0154750号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种扇出型半导体封装件。
技术介绍
半导体封装件已经被不断地要求在形状方面变薄且在重量方面减轻，并且在功能方面已经需要被实现为需要复杂化和多功能性的系统级封装(SiP)形式。为此，对在单个封装件中安装多个芯片和组件的技术的兴趣已经不断增加。另一方面，安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB是一种使用表面贴装技术(SMT)将各个无源组件和半导体封装件安装在印刷电路板上的方法。然而，组件之间的电磁干扰(EMI)大，并且电磁波会辐射到不存在金属层的区域。
技术实现思路
本公开的一方面可提供一种半导体封装件，在半导体封装件中，改善了工艺可靠性和电磁干扰(EMI)阻挡性能。根据本公开的一方面，一种半导体封装件可包括：框架，具有通孔并且包括多个布线层和一个或更多个连接过孔，所述一个或更多个连接过孔将所述多个布线层彼此电连接；半导体芯片，设置在所述通孔中并具有有效表面以及与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，所述连接结构具有面对所述框架的第一表面和与所述第一表面相对的第二表面，并且所述连接结构包括电连接到所述连接焊盘和所述布线层的一个或更多个重新分布层；一个或更多个无源组件，设置在所述连接结构的所述第二表面上并且电连接到所述重新分布层；模制材料，设置在所述连接结构的所述第二表面上并且覆盖所述无源组件中的每个的至少部分；以及金属层，覆盖所述框架、所述连接结构和所述模制材料中的每个的外表面的至少部分，其中，所述金属层连接到包括在所述框架的所述多个布线层中的至少一个布线层中的接地图案。根据本公开的另一方面，一种半导体封装件可包括：框架，具有通孔并包括一个或更多个布线层；半导体芯片，设置在所述通孔中并具有有效表面和与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，并包括电连接到所述布线层的一个或更多个重新分布层；一个或更多个无源组件，设置在所述连接结构上并电连接到所述重新分布层；模制材料，覆盖所述连接结构和所述无源组件中的每个的至少部分；金属层，覆盖所述框架、所述连接结构和所述模制材料中的每个的外表面的至少部分；以及多个金属图案层，每个金属图案层包括沿所述框架和所述连接结构中的任意一者的轮廓间隔设置的多个金属图案，其中，包括在所述多个金属图案层之中的设置在不同高度上的金属图案层中的所述多个金属图案被设置为在堆叠方向上彼此不对齐。根据本公开的另一方面，一种半导体封装件可包括：框架，具有开口并包括一个或更多个布线层；半导体芯片，设置在所述开口中并具有有效表面和与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；包封剂，覆盖所述半导体芯片的一部分并填充所述开口的一部分；连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，并包括电连接到所述连接焊盘和所述一个或更多个布线层的一个或更多个重新分布层；金属层，覆盖所述框架和所述连接结构中的每个的外表面的至少部分；第一金属图案，在所述金属层与所述一个或更多个布线层以及所述一个或更多个重新分布层中的一者的第一接地图案之间延伸，所述第一金属图案通过所述第一金属图案之间的第一绝缘图案彼此分开；以及第二金属图案，在所述一个或更多个布线层以及所述一个或更多个重新分布层中的另一者的第二接地图案与所述金属层之间延伸，所述第二金属图案通过所述第二金属图案之间的第二绝缘图案彼此分开。所述第一金属图案和所述第二金属图案在平面图中沿所述连接结构和所述半导体芯片的堆叠方向交错。附图说明通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；图10是图9的半导体封装件的区域“A”的放大截面图；图11A和图11B是示出图10的金属图案层的示意性平面图；图11C是示出图11A和图11B的金属图案层的示意性叠加平面图；图12是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图；图13是图12的半导体封装件的区域“B”的放大截面图；图14A和图14B是示出图13的金属图案层的示意性平面图；图14C是示出图14A和图14B的金属图案层的示意性叠加平面图；图15是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图；以及图16是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。在此，与附图的截面相关的下侧、下部、下表面等用于表示朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于表示与该方向相反的方向。然而，这些方向是为便于解释而定义的，并且权利要求不受如上所述定义的方向特别限制。在说明书中，组件与另一组件的“连接”的含义在概念上包括两个组件之间的通过粘合层的间接连接以及直接连接。此外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当元件使用诸如“第一”和“第二”的术语来指代时，所述元件不会由此受到限制。它们可仅用于将元件与其它元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。在此使用的术语“示例性实施例”不是指相同的示例性实施例，并且被提供用于强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此全部或部分地组合来实现。例如，除非在其中提供相反或矛盾的描述，否则在特定示例性实施例中描述的本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n框架，具有通孔并且包括多个布线层和一个或更多个连接过孔，所述一个或更多个连接过孔将所述多个布线层彼此电连接；/n半导体芯片，设置在所述通孔中并具有有效表面以及与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；/n包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；/n连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，所述连接结构具有面对所述框架的第一表面和与所述第一表面相对的第二表面，并且所述连接结构包括电连接到所述连接焊盘和所述多个布线层的一个或更多个重新分布层；/n一个或更多个无源组件，设置在所述连接结构的所述第二表面上并且电连接到所述一个或更多个重新分布层；/n模制材料，设置在所述连接结构的所述第二表面上并且覆盖所述无源组件中的每个的至少部分；以及/n金属层，覆盖所述框架、所述连接结构和所述模制材料中的每个的外表面的至少部分，/n其中，所述金属层连接到包括在所述框架的所述多个布线层中的至少一个布线层中的接地图案。/n

【技术特征摘要】
20181204 KR 10-2018-01547501.一种半导体封装件，包括：
框架，具有通孔并且包括多个布线层和一个或更多个连接过孔，所述一个或更多个连接过孔将所述多个布线层彼此电连接；
半导体芯片，设置在所述通孔中并具有有效表面以及与所述有效表面相对的无效表面，所述有效表面上设置有连接焊盘；
包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；
连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，所述连接结构具有面对所述框架的第一表面和与所述第一表面相对的第二表面，并且所述连接结构包括电连接到所述连接焊盘和所述多个布线层的一个或更多个重新分布层；
一个或更多个无源组件，设置在所述连接结构的所述第二表面上并且电连接到所述一个或更多个重新分布层；
模制材料，设置在所述连接结构的所述第二表面上并且覆盖所述无源组件中的每个的至少部分；以及
金属层，覆盖所述框架、所述连接结构和所述模制材料中的每个的外表面的至少部分，
其中，所述金属层连接到包括在所述框架的所述多个布线层中的至少一个布线层中的接地图案。


2.根据权利要求1所述的半导体封装件，其中，所述金属层连接到包括在所述连接结构的所述一个或更多个重新分布层中的至少一个重新分布层中的接地图案。


3.根据权利要求1所述的半导体封装件，其中，所述框架包括：第一绝缘层，设置在所述连接结构的所述第一表面上；第一布线层，嵌入在所述第一绝缘层中并且部分地接触所述连接结构的所述第一表面；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌入有所述第一布线层的一个表面相对的另一表面上；第二绝缘层，设置在所述第一绝缘层的与所述第一绝缘层的嵌入有所述第一布线层的一个表面相对的另一表面上，并覆盖所述第二布线层的至少部分；第三布线层，设置在所述第二绝缘层的与所述第二绝缘层的嵌入有所述第二布线层的一个表面相对的另一表面上；第一连接过孔，穿过所述第一绝缘层并将所述第一布线层和所述第二布线层彼此电连接；以及第二连接过孔，穿过所述第二绝缘层并且将所述第二布线层和所述第三布线层彼此电连接。


4.根据权利要求3所述的半导体封装件，其中，所述第一布线层至所述第三布线层中的每个包括接地图案，并且
所述金属层连接到所述第一布线层至所述第三布线层中的每个的所述接地图案。


5.根据权利要求1所述的半导体封装件，其中，所述模制材料覆盖所述连接结构的所述第二表面的至少部分。


6.根据权利要求1所述的半导体封装件，其中，所述连接结构还包括设置在所述框架和所述半导体芯片的所述有效表面上的一个或更多个绝缘层，
所述一个或更多个重新分布层分别设置在所述一个或更多个绝缘层上，并且
所述一个或更多个重新分布层之中的所述无源组件连接到的最上面的重新分布层从所述一个或更多个绝缘层中的最上面的绝缘层的表面突出。


7.根据权利要求1所述的半导体封装件，其中，所述一个或更多个无源组件包括第一无源组件和第二无源组件，所述第二无源组件的厚度小于所述第一无源组件的厚度。


8.根据权利要求7所述的半导体封装件，其中，所述第一无源组件的厚度大于所述半导体芯片的厚度。


9.根据权利要求7所述的半导体封装件，其中，所述第一无源组件设置在所述第二无源组件的外侧。


10.根据权利要求7所述的半导体封装件，其中，所述第二无源组件被设置为使得所述第二无源组件的至少部分在平面上与所述半导体芯片重叠。


11.根据权利要求1所述的半导体封装件，其中，所述包封剂和所述模制材料包括不同的材料。


12.根据权利要求1所述的半导体封装件，所述半导体封装件还包括电连接金...

【专利技术属性】
技术研发人员：林裁贤，李尙锺，金哲奎，徐允锡，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR