集成电路器件及其形成方法技术

本文提供了具有互连结构的集成电路器件和用于形成集成电路器件的方法的实例，互连结构包括掩埋互连导体。在一些实例中，该方法包括：接收衬底，该衬底包括从衬底的剩余部分延伸的多个鳍。在多个鳍之间形成间隔件层，并且在多个鳍之间的间隔件层上形成掩埋互连导体。在多个鳍之间的掩埋互连导体上形成一组覆盖层。穿过一组覆盖层蚀刻接触凹槽，接触凹槽暴露掩埋互连导体，并且在接触凹槽中形成接触件，该接触件电耦合到掩埋互连导体。

Integrated circuit device and its forming method

【技术实现步骤摘要】
集成电路器件及其形成方法
本专利技术的实施例涉及集成电路器件及其形成方法。
技术介绍
半导体工业已经发展到纳米技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本。除了仅仅缩小器件外，电路设计人员正在寻求新的结构以提供更高的性能。探究的一个途径是开发三维设计，例如鳍式场效应晶体管(FinFET)。可以设想FinFET作为从衬底挤出并进入栅极的典型平面器件。制造示例性FinFET，其具有从衬底向上延伸的薄“鳍”(或鳍结构)。FET的沟道区形成在该垂直鳍中，并且栅极设置在鳍的沟道区上(例如，包裹)。栅极包裹鳍增加了沟道区和栅极之间的接触面积，并允许栅极从多个侧面控制沟道。这可以通过多种方式实现，并且在一些应用中，FinFET提供减小的短沟道效应、减少的泄漏和更高的电流。换句话说，它们可以比平面器件更快、更小、更有效。为了电耦合FinFET和其他器件，集成电路可以包括互连结构，其中一层或多层导线电耦合到器件。整个电路尺寸和性能可取决于导线以及电路器件的数量和尺寸。
技术实现思路
本专利技术的实施例提供了一种形成集成电本文档来自技高网...

【技术保护点】
1.一种形成集成电路器件的方法，包括：/n接收工件，所述工件包括衬底和从所述衬底延伸的多个鳍；/n在所述多个鳍之间形成间隔件层；/n在所述间隔件层上和所述多个鳍之间形成掩埋互连导体；/n在所述多个鳍之间的所述掩埋互连导体上形成一组覆盖层；/n穿过所述一组覆盖层形成接触凹槽，所述接触凹槽暴露所述掩埋互连导体以及/n在所述接触凹槽中形成导电部件，所述导电部件电耦合到所述掩埋互连导体。/n

【技术特征摘要】
20181031 US 62/753,756;20190228 US 16/288,6361.一种形成集成电路器件的方法，包括：
接收工件，所述工件包括衬底和从所述衬底延伸的多个鳍；
在所述多个鳍之间形成间隔件层；
在所述间隔件层上和所述多个鳍之间形成掩埋互连导体；
在所述多个鳍之间的所述掩埋互连导体上形成一组覆盖层；
穿过所述一组覆盖层形成接触凹槽，所述接触凹槽暴露所述掩埋互连导体以及
在所述接触凹槽中形成导电部件，所述导电部件电耦合到所述掩埋互连导体。


2.根据权利要求1所述的方法，其中，所述接触凹槽的形成包括选择性地蚀刻所述一组覆盖层的第一覆盖层。


3.根据权利要求2所述的方法，其中，所述第一覆盖层的选择性蚀刻底切所述一组覆盖层的第二覆盖层，使得去除所述第一覆盖层的位于所述第二覆盖层下方和任一侧上的部分。


4.根据权利要求1所述的方法，其中，所述接触凹槽的形成由所述间隔件层自对准。


5.根据权利要求1所述的方法，其中，所述间隔件层设置在所述多个鳍的第一鳍和所述掩埋互连导体之间以及所述第一鳍和所述导电部件之间。


6.根据权利要求1所述的方...

【专利技术属性】
技术研发人员：江国诚，朱熙甯，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71