【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(ShortChannelEffects，SCE)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；/n在所述栅极结构两侧的鳍部中形成源漏掺杂层；/n在所述源漏掺杂层上形成第一金属硅化物层；/n在所述栅极结构和源漏掺杂层上覆盖层间介质层；/n在所述层间介质层中形成开口，所述开口露出所述源漏掺杂层的侧壁以及位于所述源漏掺杂层上的第一金属硅化物层；/n在所述开口中形成与所述源漏掺杂层侧壁和第一金属硅化物层相接触的接触孔插塞。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；
在所述栅极结构两侧的鳍部中形成源漏掺杂层；
在所述源漏掺杂层上形成第一金属硅化物层；
在所述栅极结构和源漏掺杂层上覆盖层间介质层；
在所述层间介质层中形成开口，所述开口露出所述源漏掺杂层的侧壁以及位于所述源漏掺杂层上的第一金属硅化物层；
在所述开口中形成与所述源漏掺杂层侧壁和第一金属硅化物层相接触的接触孔插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述源漏掺杂层上形成第一金属硅化物层的步骤包括：采用自对准金属硅化物工艺形成所述第一金属硅化物层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口中形成与所述源漏掺杂层侧壁和第一金属硅化物层相接触的接触孔插塞的步骤包括：形成保形覆盖所述源漏掺杂层侧壁以及所述第一金属硅化物层的第二金属硅化物层；
在形成所述第二金属硅化物层之后，在所述开口中填充金属层，形成接触孔插塞。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二金属硅化物层的材料为钛硅化合物、钴硅化合物或镍硅化合物，所述金属层的材料为钨。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属硅化物层的材料为钛硅化合物、钴硅化合物或镍硅化合物。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属硅化物层的厚度为3纳米至6纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的鳍部中形成源漏掺杂层的步骤包括：
在所述栅极结构两侧的部分鳍部侧壁上形成侧墙层；
刻蚀所述侧墙层间的部分鳍部，形成凹槽；
在所述凹槽中形成所述源漏掺杂层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的部分鳍部侧壁上形成侧墙层的步骤包括：所述侧墙层的厚度为5纳米至15纳米。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料为氮化硅。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，
所述半导体结构的形成方法包括：在形成所述第一金属硅化物层后，在所述栅极结构和源漏掺杂层上覆盖层间介质层前，形成保形覆盖所述侧墙层和第一金属硅化物层的刻蚀停止层；
在所述层间介质层中形成开口的步骤包括：刻蚀所述层间介质层，且以所述刻蚀停止层作为停止层，形...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。