集成电路器件和形成集成电路结构的方法技术

一种形成集成电路结构的方法包括：在晶圆上形成栅极电介质；在栅极电介质上方形成功函层；在功函层上方沉积覆盖层；将覆盖层浸泡在含硅气体中以形成含硅层；在形成含硅层之后，形成阻挡层；以及在阻挡层上方形成金属填充区。本发明专利技术的实施例还涉及集成电路器件。

Integrated circuit device and method of forming integrated circuit structure

【技术实现步骤摘要】
集成电路器件和形成集成电路结构的方法
本专利技术的实施例涉及集成电路器件和形成集成电路结构的方法。
技术介绍
金属氧化物半导体(MOS)器件是集成电路中的基本构建元件。现有的MOS器件通常具有使用诸如离子注入或热扩散的掺杂操作由掺杂有p型或n型杂质的多晶硅形成的栅电极。可以将栅电极的功函数调整到硅的带边缘。对于n型金属氧化物半导体(NMOS)器件，可以将功函数调节到接近硅的导带。对于P型金属氧化物半导体(PMOS)器件，可以将功函数调节到接近硅的价带。通过选择适当的杂质可以实现调整多晶硅栅电极的功函数。具有多晶硅栅电极的MOS器件表现出载流子耗尽效应，这也称为多晶硅耗尽效应。当施加的电场从靠近栅极电介质的栅极区扫除载流子，从而形成耗尽层时，发生多晶硅耗尽效应。在n掺杂多晶硅层中，耗尽层包括离子化的非移动供体位点，其中在p掺杂多晶硅层中，耗尽层包括离子化的非移动受体位点。耗尽效应导致有效栅极电介质厚度的增加，使得更难以在半导体的表面处产生反型层。可以通过形成金属栅电极来解决多晶硅耗尽问题，其中NMOS器件和PMOS器件中使用的金属本文档来自技高网...

【技术保护点】
1.一种形成集成电路结构的方法，所述方法包括：/n在衬底上形成栅极电介质；/n在所述栅极电介质上方形成功函层；/n在所述功函层上方沉积覆盖层；/n将所述覆盖层浸泡在含硅气体中以形成含硅层；/n在形成所述含硅层之后，形成阻挡层；以及/n在所述阻挡层上方形成金属填充区。/n

【技术特征摘要】
20181023 US 62/749,195;20190301 US 16/290,1181.一种形成集成电路结构的方法，所述方法包括：
在衬底上形成栅极电介质；
在所述栅极电介质上方形成功函层；
在所述功函层上方沉积覆盖层；
将所述覆盖层浸泡在含硅气体中以形成含硅层；
在形成所述含硅层之后，形成阻挡层；以及
在所述阻挡层上方形成金属填充区。


2.根据权利要求1所述的方法，其中，沉积所述覆盖层包括多个循环，每个所述循环包括：
TiCl4循环，包括脉冲和净化TiCl4；和
NH3循环，包括脉冲和净化NH3，并且用额外的TiCl4循环结束沉积所述覆盖层。


3.根据权利要求1所述的方法，其中，沉积所述覆盖层包括多个循环，每个所述循环包括：
TiCl4循环，包括脉冲和净化TiCl4；和
NH3循环，包括脉冲和净化NH3，并且除了多个循环中的NH3循环，用额外的NH3循环结束沉积所述覆盖层。


4.根据权利要求1所述的方法，其中，在浸泡所述覆盖层时，将所述覆盖层浸泡在所述含硅气体中，所述含硅气体包含选自SiH4、Si2H6、二氯硅烷(DCS)及它们的组合组成的组的气体。


5.根据权利要求1所述的方法，其中，在浸泡所述覆盖层时，将衬底加热至400℃至600℃...

【专利技术属性】
技术研发人员：王俊杰，黄国容，白岳青，杨怀德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71