半导体器件制造技术

在一实施方式的半导体器件中，将构成模拟电路的场效应晶体管形成于其上的SOI衬底的半导体层的厚度设置为2nm以上且24nm以下。

semiconductor device

【技术实现步骤摘要】
【国外来华专利技术】半导体器件
本专利技术涉及半导体器件，例如涉及有效适用于含有形成于SOI(SiliconOnInsulator，绝缘体上硅)衬底上的场效应晶体管的半导体器件的技术。
技术介绍
日本特开2009-135140号公报(专利文献1)记载了如下技术：可同时实现含有形成于SOI衬底的第1场效应晶体管的逻辑电路的高速动作、和含有形成于SOI衬底的第2场效应晶体管的存储器电路的稳定动作。日本特开2013-84766号公报(专利文献2)记载了有关形成于SOI区域的第1场效应晶体管、和形成于体区域(bulkregion)的第2场效应晶体管并存的半导体器件的技术。日本特开2013-219181号公报(专利文献3)记载了有关形成于SOI区域的第1场效应晶体管和形成于体区域的第2场效应晶体管并存的半导体器件的技术。日本特开2016-18936号公报(专利文献4)记载了对形成于SOI衬底的场效应晶体管的栅极绝缘膜使用高介电常数膜的技术。日本特开2012-29155号公报(专利文献5)记载了在SOI衬底上形成模拟电路和数字电路的技术。现有技术文献专利文献专利文献1:日本特开2009-135140号公报专利文献2:日本特开2013-84766号公报专利文献3:日本特开2013-219181号公报专利文献4:日本特开2016-18936号公报专利文献5:日本特开2012-29155号公报
技术实现思路
例如，为了减少半导体器件的耗电，降低构成半导体器件的场效应晶体管的驱动电压具有效果。此处，为了降低场效应晶体管的驱动电压，使用所谓的“薄型BOX-SOI(SOTB：SiliconOnThinBuriedoxide：薄氧化埋层覆硅)技术”具有效果。另一方面，半导体器件含有数字电路、模拟电路等。并且，本专利技术人研究的结果表明：尤其是在对模拟电路使用“SOTB技术”的情况下，为了改善构成模拟电路的场效应晶体管的特性，需要对其结构和/或使用方法等进行各种设计研究。其他问题和新的特征将通过本说明书的记载及附图得以明确。在一实施方式的半导体器件中，将构成模拟电路的场效应晶体管形成于其上的SOI衬底的半导体层的厚度设为2nm以上且24nm以下。专利技术效果根据一实施方式，能够提高半导体器件的特性，并实现半导体器件的低耗电化。附图说明图1是表示使用了场效应晶体管和恒流源的模拟放大电路的一例的图。图2是说明图1所示的模拟放大电路的增益(放大率)依存于场效应晶体管的饱和特性的图。图3是说明图1所示的模拟放大电路的增益(放大率)依存于场效应晶体管的饱和特性的图。图4是说明在形成于埋入绝缘层上的厚度较厚的半导体层上形成栅电极的栅极长度较长的场效应晶体管的情况下，难以发生场效应晶体管的饱和特性的劣化的机制的图。图5是说明在形成于埋入绝缘层上的厚度较厚的半导体层上形成栅电极的栅极长度较短的场效应晶体管的情况下发生饱和特性的劣化的机制的图。图6是说明在形成于埋入绝缘层上的厚度较薄的半导体层上形成场效应晶体管的情况下，难以发生饱和特性的劣化的机制的图。图7是表示实施方式1的半导体器件的器件结构的示意性的剖视图。图8的(a)是表示在体衬底上形成栅电极的栅极长度为60nm的场效应晶体管的情况下漏极电压与漏极电流的关系的图表，图8的(b)是表示在半导体层的厚度为24nm的SOI衬底上形成栅电极的栅极长度为60nm的场效应晶体管的情况下的漏极电压与漏极电流的关系的图表，图8的(c)是表示在半导体层的厚度为12nm的SOI衬底上形成栅电极的栅极长度为60nm的场效应晶体管的情况下的漏极电压与漏极电流的关系的图表。图9的(a)是在使图1中说明的模拟放大电路低电压驱动的情况下，记入了对模拟放大电路施加的具体电压的电路图，图9的(b)是表示场效应晶体管的栅电极的栅极长度与图9的(a)所示的模拟放大电路的增益的关系的图表。图10的(a)是在使图1中说明的模拟放大电路以与图9的(a)的动作条件相比高电压驱动的情况下，记入了对模拟放大电路施加的具体电压的电路图，图10的(b)是表示场效应晶体管的栅电极的栅极长度与图10的(a)所示的模拟放大电路的增益的关系的图表。图11是示意性地表示差分放大器的功能及电路构成的图。图12是表示实施方式2的多个场效应晶体管的器件结构的剖视图。图13是表示逐次比较型A/D转换器的电路构成的电路框图。具体实施方式在以下实施方式中，为方便起见，在需要时，会分割成多个部分或实施方式来进行说明，但除了特意明示的情况外，它们并非彼此毫无关系，存在一者是另一者的一部分或全部的变形例、详情说明、补充说明等关系。此外，在以下实施方式中，在提到要素的数等(包含个数、数值、量、范围等)的情况下，除了特意明示的情况及原理上限定于特定的数的情况等之外，不限于该特定的数，可以是特定的数以上或以下。进一步，在以下实施方式中，除了特意明示的情况及原理上被认为明显是必须的情况等之外，其构成要素(也包括要素步骤等)并不一定是必须的，这是不言而喻的。同样地，在以下实施方式中，在提到构成要素等的形状、位置关系等时，除了特意明示的情况及原理上被认为明显并非如此的情况等之外，也包括实质上与该形状等近似或类似的情形等。此点对于上述数值及范围来讲也同样。此外，在用于说明实施方式的所有图中，原则上讲，对同一部件标注同一附图标记并省略对其的重复说明。另外，为了使附图更易理解，有时在俯视图中也会标注影线。(实施方式1)＜SOI技术的有用性＞从削减半导体器件的制造成本的观点出发，期望从一片半导体晶片取得的半导体芯片的个数较多，为了使来自一片半导体晶片的半导体芯片的取得数增加，进行了场效应晶体管的精细化。并且，场效应晶体管的精细化要求能够实现场效应晶体管的驱动电压(漏极电压和栅极电压)的下降。因而，场效应晶体管的精细化与通过降低场效应晶体管的驱动电压而能够实现半导体器件的低耗电化密切相关。关于此点，例如，与在体衬底(半导体衬底)上形成场效应晶体管的情况相比，在由支承衬底、形成于支承衬底上的埋入绝缘层、和形成于埋入绝缘层上的半导体层构成的SOI衬底上形成场效应晶体管的情况下，能够提高场效应。这是因为在形成于SOI衬底上的场效应晶体管中，来自漏极的环绕电场被埋入绝缘层遮挡，因此，形成于半导体层的沟道仅由栅极电场控制。由此，能够减小因漏极电场致使导通/截止比明显劣化的“短沟道效应”。另外，基于栅极电场的沟道的控制性上升也意味着能够使栅极电压减小。即，意味着能够实现含有场效应晶体管的半导体器件的低耗电化。由此可知：像这样，从实现半导体器件的低耗电化的观点来看，SOI技术是有用的技术。换句话说，SOI技术是适于降低场效应晶体管的驱动电压的技术，因此，通过使用SOI技术，能够推进场效应晶体管的精细化。此处，半导体器件中含有数字电路、本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，具有：/n支承衬底；/n绝缘层，其形成于所述支承衬底上；/n半导体层，其形成于所述绝缘层上；/n第1源极区域，其形成于所述半导体层内；/n第1漏极区域，其形成于所述半导体层内，且与所述第1源极区域隔开间隔地形成；/n第1沟道形成区域，其由所述第1源极区域和所述第1漏极区域夹着；/n第1栅极绝缘膜，其形成于所述第1沟道形成区域上；和/n第1栅电极，其形成于所述第1栅极绝缘膜上，/n包含所述第1栅极绝缘膜、所述第1栅电极、所述第1沟道形成区域、所述第1源极区域和所述第1漏极区域的第1场效应晶体管为第1模拟电路的构成要素，/n所述第1模拟电路至少含有1个以上的所述第1场效应晶体管，/n所述半导体层的厚度为2nm以上且24nm以下。/n

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，具有：
支承衬底；
绝缘层，其形成于所述支承衬底上；
半导体层，其形成于所述绝缘层上；
第1源极区域，其形成于所述半导体层内；
第1漏极区域，其形成于所述半导体层内，且与所述第1源极区域隔开间隔地形成；
第1沟道形成区域，其由所述第1源极区域和所述第1漏极区域夹着；
第1栅极绝缘膜，其形成于所述第1沟道形成区域上；和
第1栅电极，其形成于所述第1栅极绝缘膜上，
包含所述第1栅极绝缘膜、所述第1栅电极、所述第1沟道形成区域、所述第1源极区域和所述第1漏极区域的第1场效应晶体管为第1模拟电路的构成要素，
所述第1模拟电路至少含有1个以上的所述第1场效应晶体管，
所述半导体层的厚度为2nm以上且24nm以下。


2.如权利要求1所述的半导体器件，其特征在于，
所述第1栅电极的栅极长度为100nm以下。


3.如权利要求2所述的半导体器件，其特征在于，
施加于所述第1源极区域的电位与施加于所述第1漏极区域的电位的差的绝对值为0.4V以上且1.2V以下。


4.如权利要求3所述的半导体器件，其特征在于，
所述第1沟道形成区域内的导电型杂质的杂质浓度比1×1017/cm3大且为1×1018/cm3以下。


5.如权利要求4所述的半导体器件，其特征在于，
所述第1模拟电路包含多个所述第1场效应晶体管。


6.如权利要求5所述的半导体器件，其特征在于，
所述第1模拟电路包含差分放大器，
所述差分放大器包含多个所述第1场效应晶体管。


7.如权利要求6所述的半导体器件，其特征在于，
所述绝缘层的厚度为10nm以上且20nm以下，
在所述支承衬底形成有位于所述第1沟道形成区域的下方且与所述绝缘层相接的第1阱区域。


8.如权利要求7所述的半导体器件，其特征在于，
所述第1栅极绝缘膜由氧化硅膜构成，
从所述第1场效应晶体管的非动作时至动作时，对所述第1阱区域施加有所述第...

【专利技术属性】
技术研发人员：上嶋和也，蒲原史朗，恩田道雄，长谷卓，西野辰郎，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP