形成集成电路结构的方法以及集成电路技术

根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。

The method of forming integrated circuit structure and integrated circuit

【技术实现步骤摘要】
形成集成电路结构的方法以及集成电路
本申请的实施例涉及半导体领域，并且更具体地，涉及形成集成电路结构的方法以及集成电路。
技术介绍
在最近晶体管制造技术的发展中，金属用于形成接触插塞和金属栅极。接触插塞用于连接至晶体管的源极和漏极区域以及栅极。源极/漏极接触插塞通常连接至源极/漏极硅化物区域，其通过沉积金属层，并且然后实施退火以使金属层与源极/漏极区域中的硅反应形成。栅极接触插塞用于连接至金属栅极。金属栅极的形成可以包括形成伪栅极堆叠件，去除伪栅极堆叠件以形成开口，在开口中填充金属材料，以及实施平坦化以去除过量的金属材料以形成金属栅极。然后使金属栅极凹进以形成凹槽，并且在凹槽中填充介电硬掩模。当形成栅极接触插塞时，去除硬掩模，使得栅极接触插塞可以接触金属栅极。也形成电连接至源极/漏极区域的源极/漏极接触插塞。源极/漏极接触插塞的形成包括蚀刻层间电介质(ILD)以形成接触开口，以及在接触开口中形成源极/漏极硅化物区域和接触插塞。
技术实现思路
根据本申请的实施例，提供了一种形成集成电路结构的方法，所述方法包括：本文档来自技高网...

【技术保护点】
1.一种形成集成电路结构的方法，所述方法包括：/n在晶体管的源极/漏极区域上方形成电连接至所述源极/漏极区域的第一源极/漏极接触插塞；/n形成与栅极堆叠件重叠的第一介电硬掩模；/n使所述第一源极/漏极接触插塞凹进以形成第一凹槽；/n在所述第一凹槽中形成第二介电硬掩模；/n使层间介电层凹进以形成第二凹槽；以及/n在所述第二凹槽中形成第三介电硬掩模，其中，所述第三介电硬掩模接触所述第一介电硬掩模和所述第二介电硬掩模。/n

【技术特征摘要】
20181023 US 62/749,207;20190402 US 16/373,2151.一种形成集成电路结构的方法，所述方法包括：
在晶体管的源极/漏极区域上方形成电连接至所述源极/漏极区域的第一源极/漏极接触插塞；
形成与栅极堆叠件重叠的第一介电硬掩模；
使所述第一源极/漏极接触插塞凹进以形成第一凹槽；
在所述第一凹槽中形成第二介电硬掩模；
使层间介电层凹进以形成第二凹槽；以及
在所述第二凹槽中形成第三介电硬掩模，其中，所述第三介电硬掩模接触所述第一介电硬掩模和所述第二介电硬掩模。


2.根据权利要求1所述的方法，其中，形成所述第三介电硬掩模包括平坦化工艺，以使所述第一介电硬掩模、所述第二介电硬掩模和所述第三介电硬掩模的顶面彼此平坦化。


3.根据权利要求1所述的方法，还包括，在形成所述第三介电硬掩模之后，去除所述第二介电硬掩模以形成第三凹槽。


4.根据权利要求3所述的方法，还包括，在所述第三凹槽中填充导电材料以在所述第一源极/漏极接触插塞上方形成接触所述第一源极/漏极接触插塞的第二源极/漏极接触插塞，其中，所述第二源极/漏极接触插塞的侧壁接触所述第一介电硬掩模的侧壁以形成基本垂直的界面。


5.根据权利要求3所述的方法，其中，使用蚀刻剂去除所述第二介电硬掩模，并且将所述第三介电硬掩模暴露于蚀刻剂，并且不被蚀刻。


6.根据权利要求1所述的方法，还包括：在形成所述第三介电硬掩模之后，去除所述第一介电硬掩模以形成第四凹槽。


7.根据权利要求6所述的方法，还包括：在所述第四凹槽中填充导电材料以在所述栅极堆叠件上方形成接触所述栅极堆叠件的栅极接触插塞，其中，所述栅极接触...

【专利技术属性】
技术研发人员：黄麟淯，游力蓁，王圣璁，游家权，张家豪，林天禄，林佑明，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71