三维半导体存储器件制造技术

一种三维半导体存储器件包括：在衬底上的电极结构，电极结构包括在垂直于衬底的顶表面的第一方向上堆叠的栅电极；垂直半导体图案，穿透电极结构并连接到衬底；以及数据存储图案，在电极结构和垂直半导体图案之间。数据存储图案包括顺序堆叠的第一绝缘图案、第二绝缘图案和第三绝缘图案。第一至第三绝缘图案的每个包括沿平行于衬底的顶表面的第二方向延伸的水平部分。第一、第二和第三绝缘图案的水平部分在第一方向上顺序地堆叠。第一绝缘图案的水平部分和第三绝缘图案的水平部分中的至少一个在第二方向上突出超过第二绝缘图案的水平部分的侧壁。

Three dimensional semiconductor memory device

【技术实现步骤摘要】
三维半导体存储器件
专利技术构思的实施方式涉及半导体存储器件，更具体地，涉及具有三维排列的存储单元的三维(3D)半导体存储器件。
技术介绍
半导体器件已被高度集成，提供了优异性能和低制造成本。半导体器件的集成密度直接影响半导体器件的成本，并可带来对高度集成的半导体器件的需求。典型二维(2D)半导体器件，例如，平面半导体器件的集成密度可以主要由单位存储单元占据的面积确定。因此，典型2D半导体器件或平面半导体器件的集成密度可极大地受到形成精细图案的技术影响。然而，因为需要极其昂贵的设备，例如，浸没式光刻和/或极紫外光刻(EUV)来形成精细图案，所以2D半导体器件的集成密度继续增加，但仍然存在挑战。已经开发了包括三维排列的存储单元的三维(3D)半导体器件来克服这些限制中的至少一些。然而，3D半导体器件的每比特成本与2D半导体器件的每比特成本相比可以是昂贵的，因而期望开发能够降低每比特成本并提高可靠性的工艺技术。
技术实现思路
专利技术构思的实施方式可以提供能够减少或最少化缺陷的3D半导体存储器件。>专利技术构思的实施本文档来自技高网...

【技术保护点】
1.一种三维半导体存储器件，包括：/n衬底；/n在所述衬底上的电极结构，所述电极结构包括在第一方向上堆叠的栅电极，所述第一方向垂直于所述衬底的顶表面；/n垂直半导体图案，穿透所述电极结构并且连接到所述衬底；以及/n数据存储图案，在所述电极结构和所述垂直半导体图案之间，/n其中所述数据存储图案包括第一绝缘图案、第二绝缘图案和第三绝缘图案，所述第一绝缘图案至所述第三绝缘图案顺序地堆叠，/n所述第一绝缘图案至所述第三绝缘图案的每个包括沿第二方向延伸的水平部分，所述第二方向平行于所述衬底的所述顶表面，/n所述第一绝缘图案的所述水平部分、所述第二绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分在所...

【技术特征摘要】
20181026 KR 10-2018-01289221.一种三维半导体存储器件，包括：
衬底；
在所述衬底上的电极结构，所述电极结构包括在第一方向上堆叠的栅电极，所述第一方向垂直于所述衬底的顶表面；
垂直半导体图案，穿透所述电极结构并且连接到所述衬底；以及
数据存储图案，在所述电极结构和所述垂直半导体图案之间，
其中所述数据存储图案包括第一绝缘图案、第二绝缘图案和第三绝缘图案，所述第一绝缘图案至所述第三绝缘图案顺序地堆叠，
所述第一绝缘图案至所述第三绝缘图案的每个包括沿第二方向延伸的水平部分，所述第二方向平行于所述衬底的所述顶表面，
所述第一绝缘图案的所述水平部分、所述第二绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分在所述第一方向上顺序地堆叠，以及
在所述第二方向上，所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分中的至少一个突出超过所述第二绝缘图案的所述水平部分的侧壁。


2.根据权利要求1所述的三维半导体存储器件，其中所述第一绝缘图案至所述第三绝缘图案的每个包括沿所述第一方向从所述水平部分延伸的垂直部分，以及
所述第二绝缘图案的所述垂直部分在所述第一绝缘图案的所述垂直部分和所述第三绝缘图案的所述垂直部分之间。


3.根据权利要求2所述的三维半导体存储器件，其中所述第一绝缘图案的所述垂直部分在所述电极结构和所述第二绝缘图案的所述垂直部分之间，以及
所述第三绝缘图案的所述垂直部分设置在所述垂直半导体图案和所述第二绝缘图案的所述垂直部分之间。


4.根据权利要求2所述的三维半导体存储器件，其中所述垂直半导体图案包括：
下半导体图案，穿透所述电极结构的下部并且连接到所述衬底；以及
上半导体图案，穿透所述电极结构的上部并且连接到所述下半导体图案，
其中在所述第一方向上，所述第一绝缘图案的所述水平部分、所述第二绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分顺序地堆叠在所述下半导体图案的顶表面上。


5.根据权利要求4所述的三维半导体存储器件，其中所述第一绝缘图案的所述水平部分与所述下半导体图案相邻，
其中所述第三绝缘图案的所述水平部分与所述下半导体图案间隔开且所述第一绝缘图案的所述水平部分在所述下半导体图案和所述第三绝缘图案的所述水平部分之间，以及
所述第二绝缘图案的所述水平部分在所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分之间。


6.根据权利要求5所述的三维半导体存储器件，其中所述上半导体图案接触所述第一绝缘图案至所述第三绝缘图案的所述水平部分的侧壁。


7.根据权利要求5所述的三维半导体存储器件，其中在所述第二方向上，所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分的每个突出超过所述第二绝缘图案的所述水平部分的所述侧壁，以及
所述上半导体图案在所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分之间延伸，并且接触所述第二绝缘图案的所述水平部分的所述侧壁。


8.根据权利要求1所述的三维半导体存储器件，其中所述第二绝缘图案的所述水平部分设置在所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分之间，
在所述第二方向上，所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分的每个突出超过所述第二绝缘图案的所述水平部分的所述侧壁，以及
所述垂直半导体图案在所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分之间延伸，并且接触所述第二绝缘图案的所述水平部分的所述侧壁。


9.根据权利要求1所述的三维半导体存储器件，其中所述第二绝缘图案的所述水平部分的所述侧壁包括凹表面，该凹表面具有朝向所述第二绝缘图案的内部的凹陷。


10.根据权利要求9所述的三维半导体存储器件，其中所述第一绝缘图案的所述水平部分包括凸起的侧壁，该凸起的侧壁朝向所述第一绝缘图案的外部突出，以及
在所述第二方向上，所述第一绝缘图案的所述水平部分的所述侧壁的下边缘突出超过所述第一绝缘图案的所述水平部分的所述侧壁的上边缘。


11.根据权利要求1所述的三维半导体存储器件，其中所述第二绝缘图案的所述水平部分的所述侧壁包括倾斜表面。


12.根据权利要求1所述的三维半导体存储器件，其中在所述第一绝缘图案的所述水平部分和所述第三绝缘图案的所述水平部分之中，所述第一绝缘图案的所述水平部分更靠近所述衬底的所述顶表面，
其中所述第一绝缘图案的所述...

【专利技术属性】
技术研发人员：姜周宪，朴凤泰，沈载株，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR