半导体器件及其形成方法技术

一种半导体器件及其形成方法，包括：提供基底，基底上具有鳍部，鳍部包括若干层沿基底表面法线方向重叠的第一鳍部层和位于相邻两层第一鳍部层之间的第二鳍部层；形成伪栅极结构和位于伪栅极结构两侧的第一凹槽和第二凹槽；在第一凹槽侧壁形成第一鳍部凹槽；在第二凹槽侧壁形成第二鳍部凹槽，第二鳍部层形成为第二修正鳍部层，第一鳍部凹槽和第二鳍部凹槽位于相邻第一鳍部层之间，沿鳍部延伸方向上的尺寸第一鳍部凹槽大于第二鳍部凹槽；在第一鳍部凹槽内形成第一隔离层；在第二鳍部凹槽内形成第二隔离层；形成所述第一隔离层后，在第一凹槽内形成漏端掺杂层；形成所述第二隔离层后，在第二凹槽内形成源端掺杂层。所述方法提高了半导体器件的性能。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Shortchanneleffect)的特殊性能，正是业界在遵循摩尔定律不断缩小本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供基底，基底上具有鳍部，鳍部包括若干层沿基底表面法线方向重叠的第一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；/n形成横跨鳍部的伪栅极结构，伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；/n形成伪栅极结构后，在伪栅极结构两侧的鳍部内分别形成第一凹槽和第二凹槽；/n去除所述第一凹槽侧壁的部分第二鳍部层，在相邻两层第一鳍部层之间形成第一鳍部凹槽；/n去除所述第二凹槽侧壁的部分第二鳍部层，在相邻第一鳍部层之间形成第二鳍部凹槽，所述第一鳍部凹槽沿鳍部延伸方向的尺寸大于第二鳍部凹槽沿鳍部延伸方向的尺寸；/n在第一鳍部凹槽内形成第一隔离层，第...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，基底上具有鳍部，鳍部包括若干层沿基底表面法线方向重叠的第一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；
形成横跨鳍部的伪栅极结构，伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；
形成伪栅极结构后，在伪栅极结构两侧的鳍部内分别形成第一凹槽和第二凹槽；
去除所述第一凹槽侧壁的部分第二鳍部层，在相邻两层第一鳍部层之间形成第一鳍部凹槽；
去除所述第二凹槽侧壁的部分第二鳍部层，在相邻第一鳍部层之间形成第二鳍部凹槽，所述第一鳍部凹槽沿鳍部延伸方向的尺寸大于第二鳍部凹槽沿鳍部延伸方向的尺寸；
在第一鳍部凹槽内形成第一隔离层，第一隔离层侧壁与第一凹槽暴露出的第一鳍部层侧壁齐平；
在第二鳍部凹槽内形成第二隔离层，第一隔离层侧壁与第二凹槽暴露出的第一鳍部层侧壁齐平；
形成所述第一隔离层后，在所述第一凹槽内形成漏端掺杂层；
形成所述第二隔离层后，在所述第二凹槽内形成源端掺杂层。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二鳍部凹槽沿鳍部延伸方向的尺寸与第一鳍部凹槽沿鳍部延伸方向的尺寸比为1:4～5:6。


3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述在形成第一鳍部凹槽的过程中形成所述第二鳍部凹槽。


4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一鳍部凹槽和第二鳍部凹槽的形成方法包括：对所述第一凹槽暴露出的鳍部进行离子掺杂，在第一凹槽侧壁的鳍部内形成离子掺杂区；形成离子掺杂区后，去除所述第一凹槽暴露出的第二鳍部层内的离子掺杂区和第二凹槽暴露出的部分第二鳍部层，在第一凹槽侧壁形成第一鳍部凹槽，在第二凹槽侧壁形成第二鳍部凹槽。


5.根据权利要求4所述的半导体器件的形成方法，其特征在于，去除所述第一凹槽暴露出的第二鳍部层内的离子掺杂区和第二凹槽暴露出的部分第二鳍部层的工艺为刻蚀工艺，所述刻蚀工艺对离子掺杂区的刻蚀速率大于对第二鳍部层的刻蚀速率。


6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述离子掺杂的工艺为离子注入工艺。


7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述离子注入的注入离子为硅离子或者碳离子。


8.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一鳍部凹槽后，形成所述第二鳍部凹槽。


9.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二鳍部凹槽后，形成所述第一鳍部凹槽。


10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一鳍部凹槽的形成方法包括：刻蚀去除第一凹槽暴露出的部分第二鳍部层，使得第一凹槽侧壁的第二鳍部层相对于第一鳍部层向内凹陷，在第一鳍部层之间形成第二鳍部凹槽。


11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第二鳍部凹槽的形成方法包括：刻蚀去除第二凹槽暴露出的部分第二鳍部层，使得第二凹槽侧壁的第二鳍部层相对于第一鳍部层向内凹陷，在第一鳍部层之间形成第二鳍部凹槽，刻蚀去除第二凹槽暴露出的部分第二鳍部层的时间小于刻蚀去除第一凹槽暴露出的部分第二鳍部层的时间。

<...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11