半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，在此方法中，堆叠形成于基材上方。所述堆叠包括多个第一磊晶层和多个第二磊晶层，此些第一磊晶层和此些第二磊晶层彼此交替地堆叠。第一磊晶层包括硫、磷、硒、砷或上述的组合。对堆叠进行第一蚀刻制程，以形成鳍。介电层形成于鳍上方。暴露出鳍的通道区。使用碳氢化合物化学蚀刻法，对鳍的通道区中的第一磊晶层的每一者的第一部分进行第二蚀刻制程。第二蚀刻制程蚀刻第一磊晶层的蚀刻速率高于第二蚀刻制程蚀刻第二磊晶层的蚀刻速率。形成栅极结构，此栅极结构环绕鳍的通道区中的第二磊晶层的每一者的第一部分。

【技术实现步骤摘要】
半导体装置的制造方法
本揭露是有关于一种半导体装置和其制造方法，且特别是有关于一种增加纳米线释出的选择性，以保持纳米线的完整性的半导体装置和其制造方法。
技术介绍
半导体集成电路工业正历经指数型的成长。集成电路材料和设计的技术进步，产出了许多代的集成电路，其中每一代都具有比上一代更小且更复杂的电路。在集成电路的演进过程中，功能密度(即每单位晶片面积所内连接的装置数量)逐渐增加，而几何尺寸(即可使用制程制造的最小元件(或线))逐渐减少。一般而言，此尺寸缩减的制程提供产率增加、相关成本减少的优点。然而，此尺寸缩减的制程也增加集成电路加工和制造的复杂度，因此，为了实现此些先进制程，在集成电路的加工和制造上也需要相似程度的发展。例如：引入多栅极装置，通过增加栅极-通道的耦合、减少闭路态电流和减少短通道效应，以改善栅极控制。其中一种多栅极装置为水平环绕式栅极晶体管，其栅极结构环绕由纳米线形成的水平通道区，以从各面提供通路至通道区。水平环绕式栅极晶体管与传统互补式金属氧化物半导体制程相容，使得水平环绕式栅极晶体管的尺寸可大幅降低，但保持栅极控制并减轻短通道效应。然而，水平环绕式栅极晶体管的制造仍具挑战，特别是在纳米线的形成方面。
技术实现思路
根据本揭露的一些实施例，提供一种半导体装置的制造方法。在此方法中，堆叠形成于基材上方。所述堆叠包括多个第一磊晶层和多个第二磊晶层，此些第一磊晶层和此些第二磊晶层彼此交替地堆叠。然后，对所述堆叠进行第一蚀刻制程，以形成鳍。接下来，介电层形成于鳍上方。然后，暴露出鳍的通道区。之后，使用碳氢化合物化学蚀刻法(hydrocarbonetchchemistry)，对鳍的通道区中的第一磊晶层的每一者的第一部分进行第二蚀刻制程。第二蚀刻制程蚀刻第一磊晶层的蚀刻速率高于第二蚀刻制程蚀刻第二磊晶层的蚀刻速率。接着，形成栅极结构，此栅极结构环绕鳍的通道区中的第二磊晶层的每一者的第一部分。附图说明通过以下详细说明并配合附图阅读，可更容易理解本揭露的一实施例。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明的用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。图1为根据本揭露的一些实施例所述的半导体装置的形成方法绘示的流程图；图2A至图7为根据本揭露的一些实施例所述的半导体装置的形成方法绘示的多个中间阶段；图8A至图10提供根据本揭露的一些其他的实施例所述的半导体装置的制造方法的多个制程阶段；图11为根据本揭露再一些其他实施例所述的半导体装置的剖面图；图12A和图12B为根据本揭露的一些实施例所述的半导体装置的制造方法绘示的制程流程图；图13至图19为半导体装置的制造方法的各个制程阶段；图20至图22为根据本揭露的另一些实施例所述的半导体装置的制造方法绘示多个制程阶段的剖面图；图23至图26为根据本揭露的一些其他实施例所述的半导体装置的制造方法绘示多个制程阶段的剖面图。【符号说明】102、104、106、108、110、112、114、116、118、1202、1204、1206、1208、1210、1212、1214、1216、1218、1220：操作200、300、400、500、600、700、800：半导体装置201、501：通道区203、503：源极和漏极区210：基材212：沟渠220、520：堆叠220A、220B、520A、520B：鳍222、522：第一层224、524：第二层240：虚设栅极结构242：虚设栅极介电层244：虚设栅极电极层246：间隙壁层246a：外侧边246b：内侧边250：源极和漏极结构252：介电层260：栅极结构262：栅极介电或铁电层264：栅极电极505：孔洞511：凹陷513：介电材料526：第一缓冲层528：第二缓冲层A-A’、B-B’：剖线具体实施方式下面的揭露提供了许多不同的实施例或例示，用于实现本揭露的一实施例的不同特征。部件和安排的具体实例描述如下，以简化本揭露的一实施例的揭露。当然，这些是仅仅是例示并且不意在进行限制。例如，在接着的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征形成于第一和第二特征之间的实施例，从而使得第一和第二特征可以不直接接触。此外，本公开可以在各种例示重复元件符号和/或字母。这种重复是为了简化和清楚的目的，并不在本身决定所讨论的各种实施例和/或配置之间的关系。除了在附图中描述的位向，空间相对术语意欲包含元件使用或步骤时的不同位向。元件可以其他方式定位(旋转90度或者在其它方位)，并且本文中所使用的相对的空间描述，同样可以相应地进行解释。环绕式栅极晶体管结构可通过适合的方式来图案化。例如：可使用一或多个光微影制程图案化此结构，包括：双重图案化或多重图案化制程。一般而言，相较于使用单一、直接的光微影制程，双重图案化或多重图案化制程结合光微影和自对准制程，可允许预定产生的图案例如具有较小的间距。例如：在一实施例中，牺牲层形成于基材上方，并使用光微影制程图案化此牺牲层。可使用自对准制程，沿着图案化的牺牲层形成间隙壁。然后可移除牺牲层，而留下来的间隙壁则可用来图案化环绕式栅极结构。对n型场效晶体管而言，通道材料可为硅(Si)；而对p型场效晶体管而言，通道材料可为硅锗(Si1-aGea)。硅纳米线可通过移除Si/Si1-aGea堆叠中的Si1-aGea而得，而Si1-aGea纳米线可通过移除Si/Si1-aGea堆叠中的Si而得。然而，硅和硅锗的性质相似，特别是当锗含量(即Si1-aGea中的“a”)小于约0.3时。此外，Si1-bGeb的过渡层(transitionlayer)也可能形成于硅和硅锗之间，其中b为Si1-bGeb的锗含量。所述“b”并非固定的数值，且其可能从在Si1-aGea的一侧的“a”渐减至在硅侧的0，其中0<b<a。由于硅和硅锗相似的性质以及过渡层的存在的不确定性，形成纳米线时可能发生如蚀刻选择性不足的问题，导致纳米线严重的损失(例如大于1nm)。虽然增加Si1-aGea的锗含量可改善蚀刻选择性，但由于Si/Si1-aGea之间的晶格常数差异会造成Si/Si1-aGea层间的晶格不匹配，因而产生应变，且此差异随锗含量的增加而增加。因此，Si1-aGea的锗含量因应变的考量而有所限制。此外，Si1-aGea的锗含量越大，会造成应变松弛(strainrelaxation)，其可能导致堆叠的缺陷(例如差排)。因此，在Si/Si1-aGea堆叠中的Si1-aGea的厚度和纳米线的数量，都受限于锗含量。此问题更增加了制造纳米线的困难度。本揭露的一些实施例旨在于提供本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包含：/n形成一堆叠于一基材上方，其中该堆叠包括多个第一磊晶层和多个第二磊晶层，所述多个第一磊晶层和所述多个第二磊晶层彼此交替地堆叠；/n对该堆叠进行一第一蚀刻制程，以形成一鳍；/n形成一介电层于该鳍上方；/n暴露出该鳍的一通道区；/n使用碳氢化合物化学蚀刻法(hydrocarbon etch chemistry)，对该鳍的该通道区中的所述多个第一磊晶层的每一者的一第一部分进行一第二蚀刻制程，其中该第二蚀刻制程蚀刻所述多个第一磊晶层的一蚀刻速率高于该第二蚀刻制程蚀刻所述多个第二磊晶层的一蚀刻速率；以及/n形成一栅极结构，该栅极结构环绕该鳍的该通道区中的所述多个第二磊晶层的每一者的一第一部分。/n

【技术特征摘要】
20180731 US 62/712,842;20190703 US 16/503,3571.一种半导体装置的制造方法，其特征在于，包含：
形成一堆叠于一基材上方，其中该堆叠包括多个第一磊晶层和多个第二磊晶层，所述多个第一磊晶层和所述多个第二磊晶层彼此交替地堆叠；
对该堆叠进行一第一蚀刻制程，以形成一鳍；
形成...

【专利技术属性】
技术研发人员：叶凌彦，卡罗司·迪亚兹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71