【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的器件过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。鳍式场效应晶体管可分为PM...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底包括PMOS区；/n在所述鳍部露出的衬底上形成第一隔离层，露出于所述第一隔离层的鳍部作为鳍部第一区域，未露出的鳍部作为鳍部第二区域；/n对所述PMOS区的鳍部第一区域的侧壁进行氧化处理，将所述PMOS区鳍部第一区域侧壁的材料转化成氧化层；/n将所述PMOS区鳍部第一区域侧壁的材料转化成氧化层后，在所述第一隔离层上形成第二隔离层，所述第二隔离层覆盖所述鳍部第一区域的部分侧壁。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底包括PMOS区；
在所述鳍部露出的衬底上形成第一隔离层，露出于所述第一隔离层的鳍部作为鳍部第一区域，未露出的鳍部作为鳍部第二区域；
对所述PMOS区的鳍部第一区域的侧壁进行氧化处理，将所述PMOS区鳍部第一区域侧壁的材料转化成氧化层；
将所述PMOS区鳍部第一区域侧壁的材料转化成氧化层后，在所述第一隔离层上形成第二隔离层，所述第二隔离层覆盖所述鳍部第一区域的部分侧壁。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述鳍部露出的衬底上形成第一隔离层的步骤中，所述第一隔离层的厚度为至
在所述第一隔离层上形成第二隔离层的步骤中，所述第二隔离层的厚度为至
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二隔离层的步骤中，所述第二隔离层的材料为氧化硅、氮氧化硅或氮化硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二隔离层的步骤包括：在所述第一隔离层上形成初始第二隔离层，所述初始第二隔离层覆盖所述鳍部顶部；
去除部分厚度的初始第二隔离层，保留剩余的初始第二隔离层作为所述第二隔离层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除部分厚度的初始第二隔离层的步骤中，还包括：去除所述PMOS区鳍部第一区域侧壁的部分氧化层，剩余所述氧化层顶部和所述第二隔离层的顶部齐平。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，去除部分厚度的初始第二隔离层的工艺为SiCoNi工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括NMOS区；
形成第一隔离层后，对所述PMOS区的鳍部第一区域的侧壁进行氧化处理之前，还包括：形成覆盖所述NMOS区鳍部第一区域侧壁和顶部的保护层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成覆盖所述NMOS区鳍部第一区域侧壁和顶部的保护层的步骤包括：形成保形覆盖所述第一隔离层顶部、所述鳍部第一区域侧壁和顶部的保护膜；
去除所述PMOS区上的保护膜，保留所述NMOS区上的保护膜作为所述保护层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成保形覆盖所述第一隔离...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。