半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底内形成有相邻接的阱区和漂移区；在所述漂移区内形成凹槽；在所述凹槽内形成隔离层；在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层。本发明专利技术在漂移区内形成凹槽后，在所述凹槽内形成隔离层，随后在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层，与采用场极板技术相比，本发明专利技术能够避免栅极层受到鸟嘴效应的影响，而且，所述隔离层位于所述漂移区内，当LDMOS沟道导通后，能够起到延长电流流通路径长度的作用，从而提高了LDMOS的击穿电压、改善LDMOS的热载流子注入效应，使LDMOS的耐压性能和可靠性得到改善。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，ElectrostaticDischarge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(GateGroundedNMOS，简称GGNMOS)保护电路、可控硅(SiliconControlledRectifier，简称SCR)保护电路、横向双扩散场效应晶体管(LateralDoubleDiffusedMOSFET，简称LDMOS)保护电路、双极结型晶体管(BipolarJunctionTransistor，简称BJT)保护电路等。其中，LDMOS由于能承受更高的击穿电压而被广泛运用于ESD保护。为了提高耐压性，源区和漏区之间的衬底内还设置有一个漂移区，漂移区的掺杂浓度较低，因此当LDMOS接高压时，漂移区由于是高阻，所以分压较高，能够承受更高的电压。随着半导体本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底内形成有相邻接的阱区和漂移区；/n在所述漂移区内形成凹槽；/n在所述凹槽内形成隔离层；/n在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有相邻接的阱区和漂移区；
在所述漂移区内形成凹槽；
在所述凹槽内形成隔离层；
在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述漂移区内形成凹槽的步骤中，所述凹槽的深度为至


3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述漂移区内形成凹槽的步骤包括：采用干法刻蚀工艺，刻蚀所述漂移区对应的部分厚度基底材料，在所述基底内形成所述凹槽。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料为多晶硅。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，通过沉积工艺，在所述凹槽内形成隔离层。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成隔离层的步骤中，所述沉积工艺为化学气相沉积工艺。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一工艺步骤中形成所述隔离层和栅极层。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述栅极层和隔离层的步骤包括：通过沉积工艺，形成覆盖所述基底的栅极材料层，所述栅极材料层还位于所述凹槽内；
图形化所述栅极材料层，保留所述凹槽内的剩余栅极材料层作为所述隔离层，保留所述阱区和漂移区交界处基底上的剩余栅极材料层作为所述栅极层，且所述栅极层位于所述隔离层的一侧。


9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述漂移区内形成凹槽后，在所述凹槽内形成隔离层之前，还包括：在所述凹槽的底部和侧壁形成线性氧化层。


10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述阱区和漂移区内具有掺杂离子，且所述漂移区内的掺杂离子类型与所述阱区内的掺杂离子类型不同；
形成所述栅极层和隔离层之后，还...

【专利技术属性】
技术研发人员：杨震，陈德艳，赵连国，彭昀鹏，管伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31