半导体结构的制作方法技术

本发明专利技术实施例提供半导体结构的制作方法，包括形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成第一栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与第一栅极堆叠相邻的源极/漏极区中，且凹陷中露出第一半导体层与第二半导体层的侧壁；对半导体鳍状物进行蚀刻工艺，造成底切于第一栅极堆叠下；外延成长第一半导体材料的半导体延伸结构于半导体鳍状物的侧壁上以填入底切；以及自凹陷成长外延的源极/漏极结构。

【技术实现步骤摘要】
半导体结构的制作方法
本专利技术实施例涉及导体装置与其制作方法，尤其涉及制作场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管及/或其他场效晶体管的方法。
技术介绍
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加集成电路结构(如三维晶体管)与工艺的复杂度，为实现这些进展，集成电路的处理与形成方法需要类似发展。举例来说，当装置尺寸持续缩小时，场效晶体管的装置效能(如与多种缺陷相关的装置效能劣化)与制作成本变得更具挑战。虽然解决这些挑战所用的方法通常适用，但仍无法符合所有方面的需求。
技术实现思路
本专利技术一实施例提供的半导体结构的制作方法，包括：形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成第一栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与第一栅极堆叠相邻的源极/漏极区中，且凹陷中露出第一半导体层与第二半导体层的侧壁；对半导体鳍状物进行蚀刻工艺，造成底切于第一栅极堆叠下；外延成长第一半导体材料的半导体延伸结构于半导体鳍状物的侧壁上以填入底切；以及自凹陷成长外延的源极/漏极结构。本专利技术一实施例提供的半导体结构的制作方法，包括：形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与栅极堆叠相邻的源极漏极区中；进行蚀刻工艺，以蚀刻第一半导体材料与第二半导体材料，使半导体鳍状物横向地凹陷，造成底切于栅极堆叠下；外延成长第一半导体材料以填入底切，即形成延伸通道；以及成长外延的源极/漏极结构于凹陷中。本专利技术一实施例提供的半导体结构，包括半导体鳍状物以及源极/漏极结构，半导体鳍状物位于基板上，半导体鳍状物包括源极/漏极区以及与源极/漏极区相邻的通道区，且通道区包括彼此垂直堆叠的多个通道；栅极堆叠，接触半导体鳍状物的通道区并围绕通道的每一者；以及源极/漏极结构位于源极/漏极区中并经由半导体延伸结构连接通道的每一者，且半导体延伸结构自栅极堆叠横越至源极/漏极结构，并自通道的最顶者垂直延伸至最底者。附图说明图1为本专利技术一些实施例中，制作半导体装置的方法的流程图。图2A为本专利技术一些实施例中，半导体装置的三维透视图。图2B为本专利技术一些实施例中，半导体装置的俯视图。图3A为本专利技术一些实施例中，在图1的方法的中间阶段的图2A与2B的半导体装置沿着剖线AA’的剖视图。图3B、4A、5A、6A、7A、与8A为本专利技术一些实施例中，在图1的方法的中间阶段的图2A与2B的半导体装置沿着剖线BB’的剖视图。图3C、3D、4B、5B、6B、7B、与8B为本专利技术一些实施例中，在图1的方法的中间阶段的图2A与2B的半导体装置沿着剖线CC’的剖视图。图9A与9B为本专利技术一些实施例中，图8A与8B的半导体装置的部分剖视图。图10A与10B为本专利技术一些实施例中，图8A与8B的半导体装置的部分剖视图。附图标记如下：AA’、BB’、CC’剖线D尺寸Hf鳍状物高度100方法102、108、110、112、114、116、122、124、126、128、130、132步骤104、106程序200装置202基板204半导体鳍状物204A第一半导体材料204B第二半导体材料206介电鳍状物208隔离结构210虚置栅极堆叠211虚置栅极214、224、228介电层216第一硬掩膜层218第二硬掩膜层220第一间隔物层222第二间隔物层230凹陷232底切234半导体延伸结构250源极/漏极结构252、254层状物258部分260层间介电层262底接点蚀刻停止层266通道266A圆形266B椭圆形270金属栅极结构272界面层274高介电常数的介电材料层276栅极280栅极硬遮罩282源极/漏极接点具体实施方式下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。本专利技术实施例一般关于半导体装置与其制作方法，更特别关于制作场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管及/或其他场效晶体管的方法。具有多个彼此堆叠的通道的全绕式栅极场效晶体管装置的制作方法中，在使源极/漏极区中的半导体鳍状物凹陷之后，以蚀刻工艺将半导体鳍状物的侧壁横向地推向栅极堆叠，以平均地蚀刻硅与硅锗，进而形成底切。之后外延成长半导体材料(如硅)于侧壁上以填入底切。接着自凹陷成长源极/漏极区于具有半导体延伸结构的侧壁上，且半导体延伸结构具有连续且平滑的半导体表面，造成高品质的对应源极/漏极结构并改善场效晶体管的装置效能。在一些实施例中，源极/漏极结构的隆起结构延伸高于半导体鳍状物。在此状况下，半导体延伸结构自源极/漏极结构横越至栅极堆叠，并自堆叠的通道的顶部通道垂直延伸至底部通道。此外，源极/漏极结构经由半导体延伸结构连接至堆叠的通道。在此实施例中，半导体延伸结构亦作为通道的延伸部分。最终栅极堆叠围绕每一通道，且通道的剖面形状可为圆形、椭圆形、或橄榄形。图1为本专利技术一些实施例中，形成半导体的装置200所用的方法100的流程图。方法100仅为举例，而非局限本专利技术实施例至权利要求未实际记载处。在方法10本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，包括：/n形成自一基板凸起的一半导体鳍状物，该半导体鳍状物包括一第一半导体材料的多个第一半导体层与一第二半导体材料的多个第二半导体层交错堆叠，且该第一半导体材料与该第二半导体材料的组成不同；/n形成一第一栅极堆叠于该半导体鳍状物上；/n形成一凹陷于该半导体鳍状物中与该第一栅极堆叠相邻的一源极/漏极区中，且该凹陷中露出多个所述第一半导体层与多个所述第二半导体层的侧壁；/n对该半导体鳍状物进行一蚀刻工艺，造成一底切于该第一栅极堆叠下；/n外延成长该第一半导体材料的一半导体延伸结构于该半导体鳍状物的侧壁上以填入该底切；以及/n自该凹陷成长一外延的源极/漏极结构。/n

【技术特征摘要】
20180731 US 62/712,308;20190711 US 16/509,1841.一种半导体结构的制作方法，包括：
形成自一基板凸起的一半导体鳍状物，该半导体鳍状物包括一第一半导体材料的多个第一半导体层与一第二半导体材料的多个第二半导体层交错堆叠，且该第一半导体材料与该第二半导体材料的组成...

【专利技术属性】
技术研发人员：王培勋，周智超，林群雄，蔡庆威，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71