等离子体处理方法和等离子体处理装置制造方法及图纸

本发明专利技术提供一种能够改善局部最小线宽均匀性(LCDU)的技术。等离子体处理装置执行的等离子体处理方法包括第一工序、第二工序和蚀刻工序。等离子体处理装置在第一工序中，在形成有具有规定图案的多个开口部的处理对象形成第一膜。等离子体处理装置在第二工序中，在形成有第一膜的处理对象形成蚀刻速率比第一膜低的第二膜，该第二膜根据开口部的尺寸而在开口部的侧面的膜厚不同。等离子体处理装置在蚀刻工序中，在规定的处理条件下从第二膜之上进行蚀刻，直至在处理对象的至少一部分第一膜的一部分被除去为止。

Plasma treatment method and plasma treatment device

【技术实现步骤摘要】
等离子体处理方法和等离子体处理装置
本专利技术涉及等离子体处理方法和等离子体处理装置
技术介绍
伴随半导体装置的微小化的发展，能够进行微小的尺寸加工的技术的研究开发也在发展。其中之一为极紫外光刻(EUVL：ExtremeUltravioletlithography)。例如，提出了一种使用EUVL来使处理对象的边缘光滑的技术(专利文献1)。该技术中，优先形成了在处理对象的凹部沉积的钝化层后，通过蚀刻除去未沉积钝化层的凸部。钝化层与凸部相比优先沉积在凹部的理由是凹部的比表面积比凸部大。该技术对于局部最小线宽均匀性(LCDU：Localcriticaldimensionuniformity)的降低也有效果。现有技术文献专利文献专利文献1：美国专利申请公开第2016/0379824号说明书
技术实现思路
专利技术要解决的技术问题本专利技术提供一种能够改善LCDU的技术。用于解决技术问题的技术方案本专利技术的一个方式的等离子体处理方法包括第一工序、第二工序和蚀刻工序。第一工序中，在形成有具有规定图案的多个开口部的处理对象形成第一膜。第二工序中，在形成有第一膜的处理对象形成蚀刻速率比第一膜低的第二膜，该第二膜根据开口部的尺寸而在开口部的侧面的膜厚不同。蚀刻工序中，在规定的处理条件下从第二膜之上进行蚀刻，直至在处理对象的至少一部分第一膜的一部分被除去为止。专利技术效果依照本专利技术，能够改善LCDU。附图说明图1是表示第一实施方式的等离子体处理的流程的一例的流程图。图2A是第一实施方式的等离子体处理的处理对象的一例的概略截面图。图2B是图2A所示的处理对象的概略俯视图。图2C是表示在图2A所示的处理对象上形成有第一膜和第二膜的状态的概略截面图。图2D是用于说明通过蚀刻除去沉积在开口部的侧壁的第一膜和第二膜的除去速度的图(1)。图2E是用于说明通过蚀刻除去沉积在开口部的侧壁的第一膜和第二膜的除去速度的图(2)。图3是用于说明通过第一实施方式的等离子体处理方法得到的LCDU改善效果的图。图4是用于说明成膜条件与蚀刻耐受性的关系的图。图5是表示第一实施方式的等离子体处理的处理顺序的一例的图。图6是表示第一实施方式的等离子体处理的处理顺序的另一例的图。图7是表示第一实施方式的等离子体处理的处理顺序的又一例的图。图8是表示变形例一的等离子体处理的流程的一例的流程图。图9是表示变形例一的等离子体处理的处理顺序的一例的图。图10是表示变形例一的等离子体处理的处理顺序的另一例的图。图11是表示变形例一的等离子体处理的处理顺序的又一例的图。图12是表示变形例二的等离子体处理的流程的一例的流程图。图13是表示变形例三的等离子体处理的流程的一例的流程图。图14是表示变形例三的等离子体处理的处理顺序的一例的图。图15是表示一实施方式的等离子体处理装置的纵截面的一例的图。附图标记说明1等离子体处理装置10腔室15气体供给源20载置台25气体喷淋头32第一高频电源34第二高频电源65排气装置85导热气体供给源100控制部104基台104a冷却流路106静电吸盘。具体实施方式以下，参照附图，对本专利技术的实施方式进行详细说明。此外，本实施方式不限于此。另外，各实施方式在不使处理内容矛盾的范围内能够适当组合。<第一实施方式>半导体的微小加工中的尺寸的偏差能够左右最终的产品的性能。例如，考虑在半导体基片形成栅极电极的情况。首先，在半导体基片上依次形成栅极电极用的多晶硅层、蚀刻用的掩模层。在掩模层通过EUVL等光刻来形成与栅极电极对应的图案。然后，使用掩模层蚀刻多晶硅层来形成栅极电极。此时，若掩模层的图案的尺寸存在偏差，则依样成为栅极电极的尺寸的偏差。因此，优选在掩模层的阶段就提高图案的尺寸的均匀性。在第一实施方式中，提供使形成在处理对象上的图案的尺寸均匀化来改善LCDU的技术。例如在处理对象上反复多次地形成大致相同尺寸的图案的情况下，第一实施方式的等离子体处理方法能够使该图案的尺寸均匀化。第一实施方式的等离子体处理方法还能够起到改善半导体晶片等的图案的粗糙度的效果。<第一实施方式的等离子体处理的流程的一例>图1是表示第一实施方式的等离子体处理的流程的一例的流程图。第一实施方式的等离子体处理例如由后述的等离子体处理装置(参照图15)执行。首先，将形成有具有规定图案的多个开口部的处理对象(例如晶片)配置在用于执行等离子体处理的空间内。然后，等离子体处理装置执行第一工序(步骤S11)。等离子体处理装置在第一工序中在处理对象的规定图案上形成第一膜。接着，等离子体处理装置执行第二工序(步骤S12)。等离子体处理装置在第二工序中形成第二膜。第二膜以覆盖第一膜的方式形成。在此，设定处理条件来执行第二膜的沉积，以使得根据处理对象上的开口部的尺寸而沉积在开口部的侧面的第二膜的量不同。另外，设定处理条件来执行第二膜的沉积，以使得第二膜与第一膜相比蚀刻速率低。接着，等离子体处理装置执行蚀刻工序(步骤S13)。在蚀刻工序中，等离子体处理装置在规定的处理条件下对依次形成有第一膜、第二膜的处理对象进行蚀刻，直到从第二膜上起在处理对象的至少一部分第一膜的一部分被除去为止。然后，等离子体处理装置判断是否成为处理对象满足规定的条件的状态(步骤S14)。当判断为不是满足规定的条件的状态时(步骤S14，否)，等离子体处理装置返回步骤S11反复进行处理。另一方面，当判断为成为了满足规定的条件的状态时(步骤S14，是)，等离子体处理装置结束处理。这是第一实施方式的等离子体处理的流程的一例。<利用了负载效应和选择比的LCDU改善>参照图2A至图2E，进一步说明第一实施方式的等离子体处理。图2A是第一实施方式的等离子体处理的处理对象的一例的概略截面图。图2B是图2A所示的处理对象的概略俯视图。图2A所示的处理对象包括基片SB、被蚀刻层EL和掩模层MK。被蚀刻层EL和掩模层MK依次形成在基片SB上。另外，在掩模层MK形成有规定图案。如图2B所示，俯视时，规定图案形成为多个大致正圆，多个大致正圆隔开规定的间隔地排列成行。图2B的线V1－V1上的3个开口部分别由O1、O2、O3表示。另外，各开口部O1、O2、O3的沿线V1－V1的宽度由W1、W2、W3表示。此处，在设计上，开口部O1、O2、O3为相同尺寸，宽度W1、W2、W3为相同长度。但是，存在通过EUVL等光刻而在掩模层MK形成上述图案的情况、各开口部的尺寸发生偏差的情况。例如，存在以W1<W2、W2>W3、W1<W3的方式各开口部的宽度尺寸发生偏差的情况。所以，执行上述实施方式的第一工序(本文档来自技高网...

【技术保护点】
1.一种等离子体处理方法，其特征在于，包括：/n第一工序，其在形成有具有规定图案的多个开口部的处理对象形成第一膜；/n第二工序，其在形成有所述第一膜的所述处理对象形成蚀刻速率比所述第一膜低的第二膜，所述第二膜根据开口部的尺寸而开口部的侧面的膜厚不同；和/n蚀刻工序，其在规定的处理条件下从所述第二膜之上进行蚀刻，直至在所述处理对象的至少一部分所述第一膜的一部分被除去为止。/n

【技术特征摘要】
20180727 JP 2018-1417421.一种等离子体处理方法，其特征在于，包括：
第一工序，其在形成有具有规定图案的多个开口部的处理对象形成第一膜；
第二工序，其在形成有所述第一膜的所述处理对象形成蚀刻速率比所述第一膜低的第二膜，所述第二膜根据开口部的尺寸而开口部的侧面的膜厚不同；和
蚀刻工序，其在规定的处理条件下从所述第二膜之上进行蚀刻，直至在所述处理对象的至少一部分所述第一膜的一部分被除去为止。


2.如权利要求1所述的等离子体处理方法，其特征在于：
所述第一工序对沉积在所述处理对象的膜实施改性处理，来形成蚀刻速率比所述第二膜高的所述第一膜。


3.如权利要求2所述的等离子体处理方法，其特征在于：
所述改性处理中，在规定的处理条件下将所述膜暴露于等离子体。


4.如权利要求1所述的等离子体处理方法，其特征在于：
所述第二工序中，对所述第一膜实施改性处理以将其改性，来形成所述第二膜。


5.如权利要求4所述的等离子体处理方法，其特征在于：
所述改性处理中，在尺寸越大的开口部被等离子体改性的从表面起的深度或者改性程度越大的处理条件下，将所述第一膜暴露于等离子体。


6.如权利要求1至5中任一项所述的等离子体处理方法，其特征在于：
在...

【专利技术属性】
技术研发人员：田端雅弘，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP