制造半导体器件的方法技术

本公开涉及制造半导体器件的方法。在一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法中，在下层中形成第一开口，并且第一开口通过定向刻蚀沿第一轴延伸以形成凹槽图案。

Methods of manufacturing semiconductor devices

【技术实现步骤摘要】
制造半导体器件的方法相关申请本申请要求于2018年6月27日提交的序列号为62/690,817的美国临时专利申请的优先权，该临时申请的整体通过引用合并于此。
本公开总体涉及制造半导体器件的方法。
技术介绍
在7nm或更小的半导体技术节点处，线-和-空间(L/S)图案化需要光学光刻中的间距分辨率小于约32nm。通常，即使采用极紫外(EUV)光刻，EUV单次曝光技术(SPT)的分辨率限制为约28nm至约34nm。为了获得更小的间距图案，将需要具有两次重复光刻曝光工艺的双图案化技术(DPT)来对小于约32nm的L/S间距进行图案化。然而，采用DPT方法的EUV的成本对于大规模生产应用过于昂贵
技术实现思路
本公开的一个实施例提供了一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法，所述方法包括：在所述下层中形成第一开口；以及通过一个或多个定向刻蚀操作沿所述第一轴延伸所述第一开口以形成所述凹槽图案。本公开的另一实施例提供了一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法，所述方法包括：在所述下层中形成第一开口和第二开口；以及通过一个或多个定向刻蚀操作沿所述第一轴延伸所述第一开口和所述第二开口，使得延伸的第一开口和延伸的第二开口被连接以形成所述凹槽图案。本公开的又一实施例提供了一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法，所述方法包括：通过光刻操作形成具有第一开口图案和第二开口图案的抗蚀剂图案；通过分别通过所述第一开口图案和所述第二开口图案刻蚀所述下层来在所述下层中形成第一开口和第二开口；以及通过一个或多个定向刻蚀操作沿所述第一轴延伸所述第一开口和所述第二开口，以形成从所述第一开口扩展的第一凹槽图案和从所述第二开口扩展的第二凹槽图案，其中，沿垂直于所述第一轴的第二轴的第一凹槽和第二凹槽之间的最小空间或间距小于所述第一开口图案和所述第二开口图案之间的最小空间或间距。附图说明在结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应当注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。图1A示出了根据本公开的实施例的定向图案化装置的示意图。图1B、1C和1D示出了根据本公开的实施例的定向图案化的示意图。图2A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图2B示出了对应于图2A中的线L1-L1的横截面图。图3A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图3B示出了对应于图3A中的线L1-L1的横截面图。图4A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图4B示出了对应于图4A中的线L1-L1的横截面图。图5A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图5B示出了对应于图2A-4A中的线L1-L1的横截面图。图6A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图6B示出了对应于图2A-4A中的线L1-L1的横截面图。图7A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图7B示出了对应于图7A中的线L2-L2的横截面图。图8A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图8B示出了对应于图7A中的线L2-L2的横截面图。图9A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图9B示出了对应于图7A中的线L2-L2的横截面图。图10A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图10B示出了对应于图10A中的线L3-L3的横截面图。图11A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图11B示出了对应于图10A中的线L3-L3的横截面图。图12A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图12B示出了对应于图10A中的线L3-L3的横截面图。图13A和13B示出了根据本公开的实施例的图案的平面图。图13C、13D和13E示出了根据本公开的实施例的图案的平面图。图14A和14B示出了根据本公开的实施例的制造操作的各个阶段的示意性平面图。图15A示出了根据本公开的实施例的半导体器件的布局。图15B示出了根据本专利技术的实施例的半导体器件的布局。图16A示出了根据本公开的实施例的半导体器件的参考图案的布局。图16B示出了根据本公开的实施例的半导体器件的参考图案和电路图案的布局。图17示出了根据本公开的实施例的用于光掩模的参考图案的布局。图18A示出了根据本公开的实施例的图案化操作之后的平面图。图18B示出了根据本公开的实施例的定向图案化操作之后的平面图。图19示出了根据本公开的实施例的图案间距和参考开口之间的关系。图20A、20B、20C和20D示出了根据本公开的实施例的制造操作的各个阶段的横截面图。图21A、21B、21C、21D、21E和21F示出了根据本公开的实施例的制造操作的各个阶段的横截面图。图22A、22B、22C、22D、22E和22F示出了根据本公开的实施例的制造操作的各个阶段的横截面图。图23A和23B示出了根据本公开的实施例的制造操作的各个阶段的横截面图。图24A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图24B示出了对应于图24A中的线L4-L4的横截面图。图25A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图25B示出了对应于图25A中的线L4-L4的横截面视图。图26A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图26B示出了对应于图26A中的线L4-L4的横截面视图。图27A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图27B示出了对应于图27A中的线L5-L5的横截面图。图28A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图28B示出了对应于图28A中的线L5-L5的横截面图。图29A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图29B示出了对应于图29A中的线L5-L5的横截面图。图30A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图30B示出了对应于图30A中的线L5-L5的横截面图。图31A、31B和31C示出了根据本公开的实施例的制造操作的各个阶段的平面图。图32A、32B和32C示出了根据本公开的实施例的制造操作的各个阶段的平面图。图33A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图33B示出了对应于图33A中的线L6-L6的横截面图。图34A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图34B示出了对应于图34A中的线L6-L6的横截面图。图35A示出了根据本公开的实施例的制造操作的各个阶段之一的平面图。图本文档来自技高网...

【技术保护点】
1.一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法，所述方法包括：/n在所述下层中形成第一开口；以及/n通过一个或多个定向刻蚀操作沿所述第一轴延伸所述第一开口以形成所述凹槽图案。/n

【技术特征摘要】
20180627 US 62/690,817;20190104 US 16/240,4021.一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法，所述方法包括：
在所述下层中形成第一开口；以及
通过一个或多个定向刻蚀操作沿所述第一轴延伸所述第一开口以形成所述凹槽图案。


2.根据权利要求1所述的方法，其中，在延伸所述第一开口时，沿所述第一轴在一个方向上的延伸量等于沿所述第一轴在与所述一个方向相反的另一方向上的延伸量。


3.根据权利要求1所述的方法，其中，在所述定向刻蚀中，所述下层沿所述第一轴的刻蚀速率大于所述下层沿垂直于所述第一轴的第二轴的刻蚀速率。


4.根据权利要求3所述的方法，其中，所述下层沿所述第一轴的刻蚀速率是所述下层沿垂直于所述第一轴的所述第二轴的刻蚀速率的两倍或更多。


5.根据权利要求3所述的方法，其中，所述下层沿所述第一轴的刻蚀速率是所述下层沿垂直于所述第一轴的所述第二轴的刻蚀速率的五倍或更多。


6.根据权利要求1所述的方法，其中，所述第一开口...

【专利技术属性】
技术研发人员：刘如淦，赖志明，林纬良，严永松，谢艮轩，林进祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71