芯片封装方法及封装结构技术

本公开提供了一种芯片封装方法和封装结构，一种芯片封装方法，包括：在晶片的晶片活性面上形成晶片导电层；在晶片导电层上形成具有材料特性的保护层，所述保护层将晶片导电层包覆，并将所述晶片导电层的表面露出；将形成有晶片导电层和保护层的晶片切割形成裸片；将所述裸片贴装于载板上；在所述载板上的所述裸片背面形成具有材料特性的塑封层；剥离所述载板；形成和所述晶片导电层电连接的面板级导电层；形成介电层。所述封装结构具有一系列的结构和材料特性，从而减小封装过程中的翘曲，降低裸片对位精确度需求，减小封装工艺的难度，并且使封装后的芯片具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。

【技术实现步骤摘要】
芯片封装方法及封装结构
本公开涉及半导体
，尤其涉及芯片封装方法及封装结构。
技术介绍
面板级封装(panel-levelpackage)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-levelpackage)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。然而，面板封装在技术上存在众多壁垒，例如面板的翘曲问题；面板上的裸片对位精准度问题等。尤其是在当今电子设备小型轻量化的趋势下，小型质薄的芯片日益受到市场青睐，然而利用大型面板封装技术封装小型质薄芯片的封装工艺难度更加不容小觑。
技术实现思路
本公开旨在提供一种芯片封装方法和芯片封装结构，该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。本公开提供一种芯片封装结构，包括：一个或多个裸片，所述裸片包括裸片活性面和裸片背面；导电结构，包括晶片导电层和面板级导电层；保护层；塑封层，所述塑封层用于包封所述裸片；介电层。在一些实施例中，所述晶片导电层包括晶片导电迹线和晶片导电凸柱；所述裸片活性面包括电连接点；至少一部分所述晶片导电迹线和至少一部分所述电连接点电连接；所述晶片导电凸柱形成于所述晶片导电迹线的焊垫或连接点上。在另一些实施例中，至少一部分所述晶片导电迹线将至少一部分所述电连接点单独引出。在再一些实施例中，至少一部分所述晶片导电迹线将至少一部分中的多个所述电连接点彼此互连并引出。在一些优选实施例中，所述晶片导电层包括晶片导电凸柱；所述裸片活性面包括电连接点和绝缘层；至少一部分所述晶片导电凸柱和至少一部分所述电连接点电连接。在一些优选实施例中，所述面板级导电层包括导电迹线和/或导电凸柱；所述面板级导电层和所述晶片导电凸柱电连接；所述面板级导电层为一层或多层。在一些优选实施例中，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。在一些优选实施例中，所述裸片背面从所述塑封层暴露。在一些优选实施例中，介电层的表面对应于所述导电层的位置处具有凹槽。在一些优选实施例中，所述封装结构包括多个裸片，所述多个裸片之间根据产品设计进行电连接。在一些实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。在另一些实施例中，所述保护层的材料为有机/无机复合材料。在又一些实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。在一些优选实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在另一些优选实施例中，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在又一些优选实施例中，所述保护层和所述塑封层具有相同或相近的热膨胀系数。本公开提供一种芯片封装方法，包括：在待封装晶片的晶片活性面上形成晶片导电层；在晶片导电层上形成保护层，所述保护层将晶片导电层包覆，并将所述晶片导电层的表面露出；将形成有晶片导电层和保护层的晶片切割形成裸片；将所述裸片贴装于载板上，裸片活性面朝向载板正面，裸片背面朝离所述载板正面；在所述载板上的所述裸片背面形成塑封层；剥离所述载板；形成和所述晶片导电层电连接的面板级导电层；形成介电层。在一些优选实施例中，形成晶片导电层的步骤包括形成晶片导电迹线和形成晶片导电凸柱；形成的所述晶片导电迹线为至少一部分所述晶片导电迹线将至少一部分电连接点单独引出或者至少一部分所述晶片导电迹线将至少一部分中的多个电连接点彼此互连并引出。在另一些优选实施例中，形成晶片导电层的步骤包括形成晶片导电凸柱；至少一部分所述晶片导电凸柱和至少一部分所述电连接点电连接；至少一部分所述晶片导电凸柱将至少一部所述电连接点引出。在又一些优选实施例中，形成所述面板级导电层的步骤包括形成导电迹线和/或导电凸柱；形成的所述面板级导电层和所述晶片导电凸柱电连接；形成的所述面板级导电层为一层或多层。在一些优选实施例中，还包括减薄塑封层背面裸露出所述裸片背面的步骤。在一些优选实施例中，还包括通过金属蚀刻在所述介电层上的所述面板级导电层对应的位置处形成凹槽的步骤。在一些优选实施例中，还包括对所述晶片和/或所述保护层表面进行等离子表面处理和/或化学促进改性剂处理的步骤。在一些实施例中，所述保护层的材料为有机/无机复合材料和/或所述保护层和所述塑封层具有相同或相近的热膨胀系数。在另一些实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa和/或所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。在又一些实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K，和/或所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。附图说明图1至图13是根据本公开示例性实施例提出的芯片封装方法的流程；图1是根据本公开示例性实施例中晶片的示意图；图2是根据本公开示例性实施例中形成晶片导电迹线后的晶片的示意图；图3是根据本公开示例性实施例中形成晶片导电凸柱后的晶片的示意图；图4a、4b、4c是根据本公开示例性实施例中施加保护层后的晶片的示意图；图5是根据本公开示例性实施例中切割晶片形成裸片的示意图；图6a是根据本公开示例性实施例中载板上贴装裸片的示意图；图6b是根据本公开示例性实施例中载板上粘贴裸片组合的示意图；图7是根据本公开示例性实施例中在载板上形成塑封层的示意图；图8a是根据本公开示例性实施例中减薄塑封层厚度的示意图；图8b是根据本公开示例性实施例中将塑封层减薄至裸露裸片背面的示意图；图9是根据本公开示例性实施例中剥离载板和粘接层的示意图；图10是根据本公开示例性实施例中在面板组件上形成导电迹线的示意图；图11是根据本公开示例性实施例中在面板组件上形成导电凸柱的示意图；图12a、12b是根据本公开示例性实施例中在面板组件上形成介电层的本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n至少一个裸片，所述裸片包括裸片活性面和裸片背面；/n导电结构，包括晶片导电层和面板级导电层；/n保护层；/n塑封层，所述塑封层用于包封所述裸片；/n介电层。/n

【技术特征摘要】
20190304 SG 10201901893Q;20190311 SG 10201902149Q;1.一种芯片封装结构，其特征在于，包括：
至少一个裸片，所述裸片包括裸片活性面和裸片背面；
导电结构，包括晶片导电层和面板级导电层；
保护层；
塑封层，所述塑封层用于包封所述裸片；
介电层。


2.根据权利要求1所述的芯片封装结构，其特征在于，
所述晶片导电层包括晶片导电迹线和晶片导电凸柱；
所述裸片活性面包括电连接点；
至少一部分所述晶片导电迹线和所述电连接点电连接；
所述晶片导电凸柱形成于所述晶片导电迹线的焊垫或连接点上。


3.根据权利要求2所述的芯片封装结构，其特征在于，至少一部分所述晶片导电迹线将所述电连接点单独引出。


4.根据权利要求2所述的芯片封装结构，其特征在于，至少一部分所述晶片导电迹线将多个所述电连接点彼此互连并引出。


5.根据权利要求1所述的芯片封装结构，其特征在于，所述晶片导电层包括晶片导电凸柱；
所述裸片活性面包括电连接点；
至少一部分所述晶片导电凸柱和所述电连接点电连接。


6.根据权利要求2-5任一项所述的芯片封装结构，其特征在于，
所述面板级导电层包括导电迹线和/或导电凸柱；
所述面板级导电层和所述晶片导电凸柱电连接；
所述面板级导电层为一层或多层。


7.根据权利要求6所述的芯片封装结构，其特征在于，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。


8.根据权利要求2-5任一项所述的芯片封装结构，其特征在于，所述裸片背面从所述塑封层暴露。


9.根据权利要求2-5任一项所述的芯片封装结构，其特征在于，介电层的表面对应于所述导电层的位置处具有凹槽。


10.根据权利要求2-5任一项所述的芯片封装结构，其特征在于，所述至少一个裸片为多个裸片，所述多个裸片之间根据产品设计进行电连接。


11.根据权利要求2-5任一项所述的芯片封装结构，其特征在于，所述保护层的材料为有机/无机复合材料。


12.根据权利要求11所述的芯片封装结构，其特征在于，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、5500MPa。


13.根据权利要求11所述的芯片封装结构，其特征在于，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。


14.根据权利要求11所述的芯片封装结构，其特征在于，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。


15.根据权利要求11所述的芯片封装结...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：PEP创新私人有限公司，
类型：发明
国别省市：新加坡;SG