面板组件、晶圆封装体以及芯片封装体制造技术

一种面板组件、晶圆封装体以及半导体芯片封装体。该面板组件包括至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。根据本公开实施例的方案可以使得芯片封装体中的裸片侧面得到保护而不受外界环境侵害。

【技术实现步骤摘要】
面板组件、晶圆封装体以及芯片封装体
本公开的实施例涉及一种面板组件、晶圆封装体以及半导体芯片封装体。
技术介绍
近年来，随着电子设备小型轻量化以及信息处理量需求增大，小型量轻、运行速度快的芯片成为市场主流需求。芯片级封装CSP(ChipScalePackage)由于体积小，厚度薄，芯片产生的热可以通过很短的通道传导到外界、芯片长时间运行的可靠性高、线路阻抗小以及芯片运行速度快等优势，成为最先进的集成电路封装形式。因此，CSP封装芯片在电子设备中迅速获得应用。晶圆级芯片尺寸封装(waferlevelCSP)是在单个晶圆(wafer)的活性面通过例如甩光胶、光刻、显影、溅射、电镀以及剥膜等工艺形成导电层。在导电层上形成介电层，并将形成导电层和介电层后的晶圆分割成单粒芯片完成封装。
技术实现思路
根据本公开的至少一个实施例提供一种面板组件，包括：至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。在一些示例中，所述连接部还包括位于所述晶圆的第二面的部分，所述连接部位于所述晶圆的第二面的部分与所述连接部位于所述晶圆的侧面以及所述多个裸片之间的间隔的部分一体形成。在一些示例中，所述面板组件还包括导电层，位于所述待处理面上且至少位于所述晶圆的第一面上。在一些示例中，所述导电层包括位于所述晶圆的第一面上的有效导电层以及位于所述晶圆外围的所述连接部的第三面上的虚设导电层。在一些示例中，所述虚设导电层至少形成在围绕所述晶圆的环状区域内，且所述环状区域的宽度大于5mm。在一些示例中，所述的面板组件还包括位于所述导电层和所述晶圆之间的第一介电层，所述第一介电层中包括通孔，所述导电层通过所述第一介电层中的通孔与所述晶圆的第一面上的焊垫电连接。在一些示例中，所述面板组件还包括：第二介电层，位于所述导电层远离所述晶圆的一侧，且覆盖所述导电层的至少一部分。在一些示例中，所述面板组件还包括导电件，从所述连接部的第三面露出，位于所述面板组件的周边区域且与所述晶圆间隔。在一些示例中，所述连接部的位于所述晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述面板组件的翘曲。根据本公开的至少一个实施例提供一种晶圆封装体，包括：晶圆，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；塑封层，位于所述晶圆的所述多个裸片之间的间隔，以将所述多个裸片连接。在一些示例中，所述塑封层还形成在所述晶圆的侧面和所述晶圆的第二面至少之一。在一些示例中，所述晶圆封装体还包括：导电层，至少位于所述晶圆的第一面上，所述晶圆包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接。在一些示例中，所述塑封层包括形成在所述晶圆的第二面的部分，所述塑封层的位于所述晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述晶圆封装体的翘曲。根据本公开的至少一个实施例提供一种半导体芯片封装体，包括：裸片，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面；塑封层，位于所述裸片的侧面上；导电层，位于所述裸片的第一面上，所述裸片包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接，且所述导电层形成在所述裸片的侧面限定的区域内。在一些示例中，所述塑封层还形成在所述裸片的第二面上。在一些示例中，所述塑封层位于所述裸片的第二面上的部分具有预定的材料和厚度以减缓或消除所述半导体芯片封装体的翘曲。在根据本公开实施例的封装方法、面板组件、晶圆封装体以及芯片封装体中，由于在形成面板组件之前将晶圆切割为多个裸片且使多个裸片分离，封装材料可以设置在裸片之间的间隔，因此能够在裸片的侧面也能够形成封装层。侧面形成有封装层的芯片封装体在使用过程中，侧面的封装层可以保护裸片不受外界环境的侵害，延长了使用寿命。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本技术的一些实施例，而非对本技术的限制。图1A为根据本公开实施例的半导体器件封装方法中所使用的一种半导体晶圆的截面结构示意图；图1B为图1A所示的半导体晶圆的平面结构示意图；图2A和图2B为根据本公开一实施例将晶圆进行切割和扩张的截面结构示意图；图2C和图2D为根据本公开另一实施例将晶圆进行切割和扩张的截面结构示意图；图3A、图3B和图3C为根据本公开实施例的半导体封装方法形成的面板组件的截面结构示意图和平面结构示意图；图4A和图4B为在面板组件上进行电镀工艺的示意图；图5A-5C为根据本公开实施例的半导体封装方法的部分工艺步骤的结构示意图；图6为根据本公开实施例的半导体封装方法中的部分步骤工艺的截面结构示意图；图7A-7E为根据本公开实施例的半导体封装方法的部分工艺步骤的结构示意图；图8A为根据本公开实施例的半导体封装方法中在面板组件的待处理面上形成种子层后的局部截面放大示意图；图8B为根据本公开实施例的半导体封装方法中在面板组件的待处理面上形成导电层之后的截面结构示意图；图9A和图9B为根据本公开实施例的半导体封装方法中在形成导电层的面板组件上形成介电层后的截面结构示意图；图9C和图9D为根据本公开实施例的半导体封装方法中在形成导电层的晶圆上形成介电层后的截面结构示意图；图10A和10B为根据本公开实施例的半导体封装方法中在介电层上形成焊料后的截面结构示意图；图11A和11B为根据本公开实施例的半导体芯片封装体的截面结构示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例的附图，对本技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于所描述的本技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。在相关技术中的晶圆级芯片尺寸封装工艺中，由于采用单个晶圆进行各工艺步骤，使得芯片本文档来自技高网...

【技术保护点】
1.一种面板组件，其特征在于，包括：/n至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及/n连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。/n

【技术特征摘要】
20190326 SG 10201902686R;20190408 SG 10201903126W;1.一种面板组件，其特征在于，包括：
至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及
连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。


2.根据权利要求1所述的面板组件，其特征在于，还包括导电层，位于所述待处理面上且至少位于所述晶圆的第一面上。


3.根据权利要求2所述的面板组件，其特征在于，所述导电层包括位于所述晶圆的第一面上的有效导电层以及位于所述晶圆外围的所述连接部的第三面上的虚设导电层。


4.根据权利要求2或3所述的面板组件，其特征在于，还包括位于所述导电层和所述晶圆之间的介电层，所述介电层中包括通孔，所述导电层通过所述介电层中的通孔与所述晶圆的第一面上的焊垫电连接。


5.根据权利要求1所述的面板组件，其特征在于，还包括导电件，从所述连接部的第三面露出，位于所述面板组件的周边...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：PEP创新私人有限公司，
类型：新型
国别省市：新加坡;SG