半导体器件封装方法及半导体器件技术

本公开涉及一种半导体器件封装方法，包括：提供至少一个晶片，所述晶片具有活性面和晶片背面；将至少一个所述晶片排布在面板上形成面板组件；在至少一个所述晶片的活性面一侧形成导电层和/或介电层。该封装方法有助于提高封装的生产效率，降低封装价格；提高晶片的封装有效使用区域；提高封装产品的参数稳定性，提高良率。本公开还涉及一种半导体器件，包括：至少一个裸片，所述裸片具有裸片活性面和裸片背面；形成在至少一个所述裸片背面的塑封层；形成在至少一个所述裸片的活性面的复合层。该半导体器件能够避免产生翘曲。

【技术实现步骤摘要】
半导体器件封装方法及半导体器件
本公开涉及半导体
，尤其涉及一种半导体器件的封装方法和半导体器件。
技术介绍
近年来，随着电子设备小型轻量化以及信息处理量需求增大，小型量轻、运行速度快的芯片成为市场主流需求。芯片级封装CSP(ChipScalePackage)由于体积小，厚度薄，芯片产生的热可以通过很短的通道传导到外界，芯片长时间运行的可靠性高，线路阻抗小，芯片运行速度快等优势，成为最先进的集成电路封装形式，CSP封装芯片在电子设备中迅速获得应用。晶圆级芯片尺寸封装(waferlevelCSP)是在单个晶片的活性表面通过例如甩光胶、光刻、显影、溅射、电镀、剥膜等工艺形成导电层；在导电层上形成绝缘层，将形成导电层和绝缘层的晶片分割成单粒芯片完成封装。(1)由于采用单个晶片进行各工艺步骤，使得芯片的封装生产效率低下，封装成本高昂。(2)另一方面，如图8所示，是现有技术中晶圆级芯片尺寸封装通常所使用的导电层形成装置的导电夹具示意图。晶圆级芯片尺寸封装(waferlevelCSP)的导电层形成过程中，需要用导电层形成装置的本文档来自技高网...

【技术保护点】
1.一种半导体器件封装方法，其特征在于，包括：/n提供至少一个晶片，所述晶片具有活性面和晶片背面；/n将至少一个所述晶片排布在面板上形成面板组件；/n在所述面板组件上的所述晶片的所述活性面上形成导电层；/n在所述晶片的所述活性面和所述导电层上形成介电层。/n

【技术特征摘要】
20190326 SG 10201902686R;20190408 SG 10201903126W;1.一种半导体器件封装方法，其特征在于，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在所述面板组件上的所述晶片的所述活性面上形成导电层；
在所述晶片的所述活性面和所述导电层上形成介电层。


2.根据权利要求1所述的方法，其特征在于，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。


3.根据权利要求2所述的方法，其特征在于，所述晶片的所述晶片背面朝向所述面板组件，所述晶片的所述活性面朝离所述面板组件，裸露出所述活性面。


4.根据权利要求3所述的方法，其特征在于，所述面板组件具有面板组件正面，所述面板组件正面为一个平面。


5.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。


6.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。


7.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括金属模拟图案形成区。


8.根据权利要求7所述的方法，其特征在于，还包括在所述金属模拟图案形成区形成金属模拟图案的步骤。


9.根据权利要求1-4和8中任一项所述的方法，其特征在于，所述面板组件包括至少一个导电件，至少一个所述导电件的至少一部分与至少一个电连接点的位置相对应。


10.根据权利要求1-4和8中任一项所述的方法，其特征在于，所述面板组件为通过塑性材料成型将至少一个所述晶片连成一体。


11.根据权利要求10所述的方法，其特征在于，所述塑性材料成型包括：将至少一个所述晶片排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面以及所述晶片上形成塑封层，以构造面板组件。


12.根据权利要求9所述的方法，其特征在于，所述面板组件为通过塑性材料成型将至少一个所述晶片，至少一个所述导电件连成一体。


13.根据权利要求12所述的方法，其特征在于，所述塑性材料成型包括：
将至少一个所述晶片和至少一个导电件排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述导电件上形成塑封层，以构造面板组件。


14.根据权利要求10所述的方法，其特征在于，所述塑性材料成型包括：
提供至少一个具有通孔的模具框；
将至少一个所述晶片和至少一个所述模具框排布在载板或排布在下模板，所述晶片排布在所述通孔中；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述模具框上形成塑封层，以构造面板组件。


15.一种半导体器件封装方法，其特征在于，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在至少一个所述晶片的活性面一侧形成导电层和/或介电层。


16.根据权利要求15中所述的半导体器件封装方法，其特征在于，形成面板组件的步骤包括在晶片活性面上形成钝化层的步骤。


17.根据权利要求15或16所述的半导体器件封装方法，其特征在于，面板组件正面包括空白区，所述空白区被配置为提供至少一个电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。


18.根据权利要求17中所述的半导体器件封装方法，其特征在于，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。


19.根据权利要求15或16所述的半导体器件封装方法，其特征在于，面板组件正面包括空白区，所述空白区包括金属模拟图案形成区。


20.根据权利要求15-19中任一项所述的半导体器...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：PEP创新私人有限公司，
类型：发明
国别省市：新加坡;SG