一种芯片嵌入式三维异构互联结构及其制作方法技术

本发明专利技术公开了一种芯片嵌入式三维异构互联结构及其制作方法，载板上设置芯片安置槽、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在芯片安置槽内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通；本发明专利技术提供具有简化工艺难度，接地电路设计简单的一种芯片嵌入式三维异构互联结构及其制作方法。

【技术实现步骤摘要】
一种芯片嵌入式三维异构互联结构及其制作方法
本专利技术涉及半导体
，更具体的说，它涉及一种芯片嵌入式三维异构互联结构及其制作方法。
技术介绍
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。但是射频芯片需要有接地电路的需求，因此目前所有的设计系统模组产品都需要在芯片的底部做接地处理，这样对于层层堆叠的模组来说，要想实现底部的电路互联，就要在嵌入芯片的支撑产品凹槽内做TSV结构，才能把芯片底部电路引出到模组底部，大大增加了工艺难度，并且模组底部的TSV电路还会增大模组下方散热结构的实施难度。
技术实现思路
本专利技术克服了现有技术的不足，提供具有简化工艺难度，接地电路设计简单的一种芯片嵌入式三维异构互联结构。本专利技术的技术方案如下：一种芯片嵌入式三维异构互联结构，载板上设置芯片安置槽、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在芯片安置槽内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通。进一步的，TSV孔内的导电金属设置为金属柱状。一种芯片嵌入式三维异构互联结构的制作方法，具体包括如下步骤：101)导电金属制作步骤：在载板上表面设置凹槽，在载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属填充凹槽底部形成连接金属，并通过200到500度温度下密化连接金属；用湿法腐蚀的工艺去除掉凹槽侧壁上的金属和种子层；凹槽内沉积氧化硅或者氮化硅填满整个凹槽，形成钝化层，并通过CMP工艺使载板上表面平整；102)导电金属制作步骤：在步骤101)中的钝化层上设置TSV孔，在TSV孔内侧壁表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属充满TSV孔或覆盖在种子层上形成导电金属，并通过200到500度温度下密化导电金属；通过CMP工艺使载板表面导电金属去除，只剩下TSV孔内的导电金属；103)芯片嵌入步骤：通过光刻、刻蚀工艺在载板上表面紧贴凹槽的位置处制作空腔，空腔底部露出原来凹槽底部填充的连接金属；在空腔内表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属在空腔种子层上沉积，并使金属与连接金属联通；采用导电胶粘贴或者共晶键合的方式，使空腔内嵌入射频芯片；使射频芯片的底部跟空腔底部的金属互联；载板的上表面制作RDL，并使其连接射频芯片表面PAD和导电金属顶端，实现射频芯片底部、表面都能实现电联接。进一步的，凹槽宽度在1um到1000um，深度在10um到1000um；TSV孔的直径范围在1um到1000um，深度在10um到1000um；空腔整体呈矩形，边长尺寸范围在10um到100000um，空腔深度在10um到1000um。进一步的，绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um。进一步的，载板采用4、6、8、12寸中的一种，载板厚度范围为200um到2000um之间，其采用硅、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种，其提供支撑作用。本专利技术相比现有技术优点在于：本专利技术通过在载板正面制作导电金属做互联，把底部电路通过连接金属引出到放置射频芯片的空腔正面，使整个结构接地电路和功能电路都能在一个平面上，不需要在模组底部重新设置相应接地互联线，大大降低了整体的工艺难度和成本。附图说明图1为本专利技术的载板设置凹槽示意图；图2为本专利技术的图1上设置连接金属的示意图；图3为本专利技术的图2上设置钝化层示意图；图4为本专利技术的图3内设置TSV孔示意图；图5为本专利技术的图4内设置导电金属示意图；图6为本专利技术的图5内设置空腔示意图；图7为本专利技术的图6基础上的一种结构示意图；图8为本专利技术的第二种设置凹槽的俯视图；图9为本专利技术的图8上设置连接金属的俯视图；图10为本专利技术的图9上设置钝化层、TSV孔、空腔的俯视图；图11为本专利技术的图10的剖面图；图12为本专利技术的图11内设置导电金属示意图；图13为本专利技术的图12基础上的一种结构示意图；图14为本专利技术的图8上填充金属的示意图；图15为本专利技术的图14上CMP工艺处理后的俯视图；图16为本专利技术的图15上设置空腔的示意图；图17为本专利技术的图16上设置绝缘层的示意图；图18为本专利技术的图17基础上的一种结构示意图；图19为本专利技术的图18的俯视图。图中标识：载板1、凹槽2、钝化层21、连接金属3、TSV孔4、导电金属5、空腔6和射频芯片7。具体实施方式下面详细描述本专利技术的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术而不能作为对本专利技术的限制。本
技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本专利技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本专利技术的专利技术目的。下面结合附图和具体实施方式对本专利技术进一步说明。实施例1：如图1至图9所示，一种芯片嵌入式三维异构互联结构，在载板1上设置安置射频芯片7的空腔6、TSV孔4，TSV孔4内覆盖导电金属5，TSV孔4下方设置连接金属3。连接金属3使设置在空腔6内的射频芯片7与TSV孔4上的导电金属5联通；射频芯片7表面的PAD与载板1上表面上的RDL联通。其中TSV孔4内的导电金属5可以设置为金属柱状。整体达到射频芯片7的底部跟空腔6联通的连接金属3互联，在载板1的上表面制作RDL即布线，RDL将连接芯片表面PAD(引脚)和导电金属5的顶端，使射频芯片7底部和表面都能实现电联接，达到三维异构互联。载板1采用4、6、8、12寸晶圆中的一种尺寸，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是本文档来自技高网...

【技术保护点】
1.一种芯片嵌入式三维异构互联结构，其特征在于，载板上设置安置射频芯片的空腔、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在空腔内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通。/n

【技术特征摘要】
1.一种芯片嵌入式三维异构互联结构，其特征在于，载板上设置安置射频芯片的空腔、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在空腔内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通。


2.根据权利要求1所述的一种芯片嵌入式三维异构互联结构，其特征在于：TSV孔内的导电金属设置为金属柱状。


3.根据权利要求1所述的一种芯片嵌入式三维异构互联结构的制作方法，其特征在于：具体包括如下步骤：
101)导电金属制作步骤：在载板上表面设置凹槽，在载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属填充凹槽底部形成连接金属，并通过200到500度温度下密化连接金属；用湿法腐蚀的工艺去除掉凹槽侧壁上的金属和种子层；凹槽内沉积氧化硅或者氮化硅填满整个凹槽，形成钝化层，并通过CMP工艺使载板上表面平整；
102)导电金属制作步骤：在步骤101)中的钝化层上设置TSV孔，在TSV孔内侧壁表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属充满TSV孔或覆盖在种子层上形成导电金属，并通过200到500度温度下密化导电金属；通过CMP工艺使载板表面导电金属去除，只剩下TSV孔内的导电金属；
103...

【专利技术属性】
技术研发人员：郁发新，冯光建，王立平，王志宇，周琪，
申请(专利权)人：杭州臻镭微波技术有限公司，
类型：发明
国别省市：浙江;33