一种异构处理器构架制造技术

本发明专利技术提供一种异构处理器的设计方法，该发明专利技术将通用的精简指令集（RISC）处理器和复杂指令集（CISC）处理器合二为一，即一种构架可以同时支持两种完全不同的指令集，从而该设计可以同时集两种处理器结构的优点，达到数据处理性能的最优化。因为将传统的两种结构合二为一，增加并行处理的能力和适应更多的应用平台，同时很大程度上减少硬件资源的重复，因此将对面积和功耗有更好的优化。

【技术实现步骤摘要】

本专利技术涉及到处理器的新型构架与实现。
技术介绍
在处理器指令系统的优化发展过程中，出现过两个截然不同的优化方向：CISC技术和RISC技术。CISC是指复杂指令系统计算机(ComplexInstructionSetComputer)；RISC是指精简指令系统计算机(ReducedInstructionSetComputer)。这里的计算机指令系统指的是计算机的最低层的机器指令，也就是CPU能够直接识别的指令。随着处理器系统的复杂，要求处理器指令系统的构造能使处理器的整体性能更快更稳定。最初，人们采用的优化方法是通过设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统实现，以此来提高处理器的执行速度，这种处理器系统就被称为复杂指令系统处理器，即ComplexInstructionSetComputer，简称CISC。另一种优化方法是在20世纪80年代才发展起来的，其基本思想是尽量简化计算机指令功能，只保留那些功能简单、能在一个节拍内执行完成的指令，而把较复杂的功能用一段子程序来实现，这种处理器系统就被称为精简指令系统处理器．即ReducedInstructionSetComputer，简称RISC。RISC技术的精华就是通过简化处理器指令功能，使指令的平均执行周期减少，从而提高处理器的工作主频，同时大量使用通用寄存器来提高子程序执行的速度。RISC和CISC各有优缺点，它们的区别在于不同的CPU设计理念和方法。早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。RISC和CISC是设计制造微处理器的两种典型技术，虽然它们都是试图在体系结构、操作运行、软件硬件、编译时间和运行时间等诸多因素中做出某种平衡，以求达到高效的目的，但采用的方法不同，因此，在很多方面差异很大，RISC设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。因此，在RISC机器上实现特殊功能时，效率可能较低。而CISC计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。RISC处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC微处理器结构复杂，设计周期长。
技术实现思路
该专利技术是一种新型处理器构架，结合RISC和CISC各自的特点，扬长避短，从而增加灵活性，更大程度的提高处理器的执行效率。在该专利技术中，一种处理器构架可以同时支持两种完全不同的指令集，并且处理器可以在两种指令集之间自由切换。为达到支持两种指令集的目的，指令总线，指令译码单元和运算单元都和传统的单指令集处理器结构有所不同。首先指令总线要支持两种不同指令集的取指令，两种指令集的指令长度是不一样的，RISC指令集指令长度是32位，而CISC指令集指令长度可能是64位，128位ISC和CISC指令集通过唯一的混合指令译码单元来完成两种指令集的切换。译码时首先查看指令集标识位，这个标识位可通过两种方法设置：一种是通过软件编程系统寄存器来设置到需要的指令集；另外一种方式是通过指令集的切换指令来完成，也就是说在RISC指令集中设计一条切换（SWITCH）指令，这条指令作为进入CISC指令集的最后一条指令，这条指令会改变指令标识位识译码其进入CISC指令集模式，同理，在CISC指令集中设计一条切换（SWITCH）指令，这条指令作为进入RISC指令集的最后一条指令，这条指令会改变指令标识位识译码其进入RISC指令集模式。RISC和CISC指令集共享同一个指令总线，也就是两种指令集的取指令都过同一个而且是唯一指令总线，该指令总线可从RISC或CISC程序代码取指令，也可以是RISC和CISC混合编程的代码。RISC和CISC指令集处理器共享同一数据总线，两种指令集的程序都通过同一数据总线来存取系统的数据存储单元。RISC和CISC指令集共享所有的运算单元，包括算术运算，逻辑运算，浮点运算以及寻址单元。指令通过混合指令译码单元后，将不再区分RISC和CISC指令集。不同的是，CISC可能同时使能多个运算单元达到并运算，而RISC根据指令只使能单一的运算单元。为保证程序的稳定性，在RISC和CISC程序互相切换时，在同一运算周期内只有唯一的一种指令集的指令有效：精简指令集指令或者复杂指令集指令。附图说明：图1异构处理器的整体实现方法；图2指令译码器的实现实例；图3为本专利技术的一个应用实例。具体实施方式：本专利技术提供一种异构处理器的设计方法，该专利技术将通用的精简指令集（RISC）处理器和复杂指令集（CISC）处理器合二为一，即一种构架可以同时支持两种完全不同的指令集，参考图1。对于具体的实施例中精简指令集可以是16bits的指令,也可以是32bits的指令集；对于具体的实施例中复杂指令集可以是48bits或者是64bits的超长指令字（VLIW），或者是指令不等长度的指令集。该专利技术的核心是指令译码器的设计，图2是一种混结构处理器的译码单元的一种应用实例。在这种实例中，指令译码单元同时支持两种指令译码，RISC和CISC。两种方法可以改变处理器的运行模式：直接的指令改变和系统寄存器方式。直接的指令改变运行模式主要通过模式切换指令，在RISC和CISC中分别设计一条切换指令，当系统取指令后，先经过指令的预译码，当预译码判断是切换指令时，会进入到系统模式切换状态，同时更新系统的模式标识位，然后进入真正的指令译码阶段，这时译码单元根据系统模式标识位进行不同的模式译码。系统寄存器方式是同过编成系统寄存器的模式标识位来达到系统模式的改变，这种方式实现简单易操作，但是效率会降低。当用系统寄存器来改变系统模式时，模式寄存器的值是被指令处理的最后一阶段更改的，也就是数据的回写阶段发生的，在这种情况下，编译要在流水线中插入相应的空操作指令来保证切换之前没有新的指令进入处理器。该专利技术的实施例可以包括多种应用。例如该专利技术可以应用在多媒体的处理器中用于加速图像或者音频处理，充分利用CISC的高效和精简指令集的易编成和低功耗从而极大地加速了音视频的处理能力。也可以用在工业控制中，同时具有超强的数字信号处理能力。如图2所示，一种音视频处理器的实现方案。在这个实现方案中，RISC是32bits指令集的MCU，MCU支持最基本的定点运算；CISC是64bits的VLIW指令集，支持音视频相关的特殊指令，同时支持浮点运算。处理器核同时支持两种指令集，RISC可用于控制部分，VLIW可用于音视频编解码。为了高效的处理能力，该实现例支持混合指令集的编成。为了配合VLIW处理器，增加二维的系统X/Y总线用于二维数据存取，极大地提高了数字信号处理能力。同时，增加相应的外设，例如定时器，一级缓存，二级缓存，BootROM等。在该实例中，默认模式是32bits指令集的MCU模式，可通过启动程序初始化到64bits的VLIW指令集的模式，启动程序编成相应的系统寄存器来标识处理器工作模式。当混合编成时，编译器负责插入切换指令从而实时改变处理器的运行模式。本文档来自技高网...

【技术保护点】
一种异构处理器的构架包括：该处理器同时支持两种指令集：精简指令集（RISC）和复杂指令集（CISC）。

【技术特征摘要】
1.一种异构处理器的构架包括：该处理器同时支持两种指令集：精简指令集（RISC）和复杂指令集（CISC）。2.根据权利要求1所述的方法，进一步包含：该处理器可以支持单一的精简指令集程序，也可以支持单一的复杂指令集程序，同时又可以支持以上两种指令集的混合程序。3.根据权利要求2所述的方法，进一步包含：精简指令集程序可以切换到复杂指令集程序，切换方式可为两种：第一种是精简指令集中设计一条切换指令，当处理器运行这条切换指令后，处理器进入复杂指令集模式；第二种方式是通过编程通用的寄存器使处理器进入复杂指令集模式。4.根据权利要求2所述的方法，进一步包含：复杂指令集程序可以切换到精简指令集程序，切换方式可为两种：第一种是复杂指令集...

【专利技术属性】
技术研发人员：孟凡金，曹一君，严伟，
申请(专利权)人：孟凡金，曹一君，严伟，
类型：发明
国别省市：上海;31