芯片封装方法及封装结构技术

本公开提供了一种芯片封装方法和封装结构，一种芯片封装方法，包括：在裸片活性面上形成具有材料特性的保护层；将所述裸片活性面上形成保护层的裸片贴装于载板上，裸片活性面朝向所述载板，裸片背面朝离所述载板；形成用于包封所述裸片的具有材料特性的塑封层；剥离所述载板露出所述保护层；形成导电层和介电层；该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装以及大电通量、薄型芯片的封装。

【技术实现步骤摘要】
芯片封装方法及封装结构
本公开涉及半导体
，尤其涉及芯片封装方法及封装结构。
技术介绍
面板级封装(panel-levelpackage)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-levelpackage)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。然而，面板封装在技术上存在众多壁垒，例如面板的翘曲问题；面板上的裸片对位精准度问题等。尤其是在当今电子设备小型轻量化的趋势下，小型质薄的芯片日益受到市场青睐，然而利用大型面板封装技术封装小型质薄芯片的封装工艺难度更加不容小觑。
技术实现思路
本公开旨在提供一种半导体芯片封装方法和芯片封装结构，该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装以及大电通量、薄型芯片的封装。本公开提供一种芯片封装结构，包括：至少一个裸片；保护层，形成于所述裸片活性面，且所述保护层内形成有导电填充通孔，至少一部分所述导电填充通孔和至少一部分所述电连接点电连接；塑封层，所述塑封层用于包封所述裸片；导电层，至少部分形成于所述保护层表面，所述导电层和至少一部分所述导电填充通孔电连接；介电层，形成于导电层上。在一个实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。在一个实施例中，所述保护层的材料为有机/无机复合材料。在另一个实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。在又一个实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在一个优选实施例中，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在另一个优选实施例中，所述保护层和所述塑封层具有相同或相近的热膨胀系数。在又一个优选实施例中，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm。在一个有利实施例中，无机填料颗粒的直径为1～2μm。在一个有利实施例中，所述导电填充通孔为导电介质填充保护层开口形成，所述导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，所述导电填充通孔下表面与所述导电填充通孔上表面的面积之比为60％～90％。在一个有利实施例中，所述导电填充通孔下表面和所述绝缘层之间具有空隙，和/或所述导电填充通孔下表面处于电连接点接近中央位置处。在一个优选实施例中，所述保护层开口为激光图案化形成的保护层开口。在另一个优选实施例中，所述导电层包括导电迹线和/或导电凸柱；其中：最靠近所述裸片活性面的导电迹线至少一部分形成于所述保护层表面，和所述导电填充通孔电连接；所述导电凸柱形成于所述导电迹线的焊垫或连接点上。在又一个优选实施例中，所述导电层为一层或多层。在一个优选实施例中，所述电连接点上形成有导电覆盖层。在一个有利实施例中，所述导电覆盖层的厚度为2～3μm。在一个有利实施例中，所述导电覆盖层为Cu层。在一个优选实施例中，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。在一个优选实施例中，所述裸片背面从所述塑封层暴露。在一个优选实施例中，介电层的表面对应于所述导电层的位置处具有凹槽。在一个优选实施例中，所述至少一个裸片为多个裸片，所述多个裸片之间根据产品设计进行电连接。在一个优选实施例中，所述多个裸片为具有不同功能的裸片，以形成多芯片组件。本公提供一种芯片封装方法，包括：在裸片的裸片活性面上形成保护层；将所述裸片活性面上形成保护层的裸片贴装于载板上，所述裸片活性面朝向所述载板，裸片背面朝离所述载板；形成用于包封所述裸片的塑封层；剥离所述载板露出所述保护层。在一个实施例中，在裸片活性面上形成保护层，包括：在晶片的晶片活性面上形成保护层，将形成有保护层的晶片切割成多个具有保护层的裸片。在一个实施例中，所述保护层的材料为有机/无机复合材料。在一个实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。在一个实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。在另一个实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在一个实施例中，塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。在又一个实施例中，所述保护层和所述塑封层具有相同或相近的热膨胀系数。在一个优选实施例中，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm或无机填料颗粒的直径为1～2μm。在另一个优选实施例中，还包括在所述保护层上形成保护层开口的步骤，所述保护层开口下表面与保护层开口上表面面积之比为60％～90％。在一个优选实施例中，利用激光图案化形成保护层开口。在又一个优选实施例中，还包括减薄塑封层背面裸露出所述裸片背面的步骤。在一个优选实施例中，还包括通过金属蚀刻在所述介电层上的所述导电层对应的位置处形成凹槽的步骤。在一个优选实施例中，还包括对所述晶片和/或所述保护层表面进行等离子表面处理和/或化学促进改性剂处理的步骤。在一个优选实施例中，还包括在晶片活性面上进行化学镀工艺步骤，以在电连接点上形成导电覆盖层。附图说明图1至图12是根据本公开示例性实施例提出的芯片封装方法的流程；图1是根据本公开示例性实施例中半导体晶片的示意图；图2是根据本公开示例性实施例中施加保护层后的半导体晶片的示意图；图3a是根据本公开示例性实施例中形成保护层开口的半导体晶片的示意图；图3b是根据本公开示例性实施例中形成导电填充通孔的半导体晶片的示意图；图4是根据本公开示例性实施例中切割半导体晶片形成具有保护层的裸片的示意图；图5a是根据本公开示例性实施例中载板上粘贴裸片的示意图；图5b是根据本公开示例性实施例中载板上粘贴裸片组合的示意图；图6是根据本公开示例性实施例中在载板上形成塑封层的示意图；图7a是根据本公开示本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n至少一个裸片；/n保护层，在裸片活性面一侧，且所述保护层内形成有导电填充通孔，至少一部分所述导电填充通孔和电连接点电连接；/n塑封层，所述塑封层用于包封所述裸片；/n导电层，至少部分形成于所述保护层表面，至少一部分所述导电层和所述导电填充通孔电连接；/n介电层，形成于所述导电层上；/n所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、5500MPa。/n

【技术特征摘要】
20190304 SG 10201901893Q;20190311 SG 10201902149Q;1.一种芯片封装结构，其特征在于，包括：
至少一个裸片；
保护层，在裸片活性面一侧，且所述保护层内形成有导电填充通孔，至少一部分所述导电填充通孔和电连接点电连接；
塑封层，所述塑封层用于包封所述裸片；
导电层，至少部分形成于所述保护层表面，至少一部分所述导电层和所述导电填充通孔电连接；
介电层，形成于所述导电层上；
所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、5500MPa。


2.根据权利要求1所述的芯片封装结构，其特征在于，所述保护层的材料为有机/无机复合材料。


3.根据权利要求1所述的芯片封装结构，其特征在于，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。


4.根据权利要求1所述的芯片封装结构，其特征在于，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。


5.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。


6.根据权利要求1所述的芯片封装结构，其特征在于，所述保护层和所述塑封层具有相同或相近的热膨胀系数。


7.根据权利要求2所述的芯片封装结构，其特征在于，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm或无机填料颗粒的直径为1～2μm。


8.根据权利要求1所述的芯片封装结构，其特征在于，所述导电填充通孔为导电介质填充保护层开口形成，所述导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，所述导电填充通孔下表面与所述导电填充通孔上表面的面积之比为60％～90％。


9.根据权利要求8所述的芯片封装结构，其特征在于，所述导电填充通孔下表面和绝缘层之间具有空隙，和/或所述导电填充通孔下表面处于电连接点接近中央位置处。


10.根据权利要求1至9任一项所述的芯片封装结构，其特征在于，所述导电层包括导电迹线和/或导电凸柱；
其中：最靠近所述裸片活性面的导电迹线至少一部分形成于所述保护层的表面，和所述导电填充通孔电连接；
所述导电层为一层或多层。


11.根据权利要求1至9任一项所述的芯片封装结构，其特征在于，所述电连接点上形成有导电覆盖层。


12.根据权利要求10所述的芯片封装结构，其特征在于，最靠近裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。


13.根据权利要求1至9任一项所述的芯片封装结构，其特征在于，裸片背面从所述塑封层暴露。


14.根据权利要求1至9任一项所述的芯...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：PEP创新私人有限公司，
类型：发明
国别省市：新加坡;SG