【技术实现步骤摘要】
半导体封装相关申请的交叉引用本申请要求于2018年7月3日递交的韩国专利申请No.10-2018-0076997的优先权，其全部公开通过引用合并于此。
本专利技术构思涉及半导体封装。更具体地，本专利技术构思涉及包括硅通孔以及包括用于区分主芯片与从芯片的初始化电路、主从状态电路和主从确定电路的半导体封装。
技术介绍
为了实现大容量存储器系统，广泛使用包括多个存储器芯片的多芯片封装(MCP)。在这种多芯片封装中，可以使用接合线来将多个存储器芯片彼此单独布线。然而，使用这种接合线的布线可能对高速输入/输出操作具有限制。为了解决这些问题，最近已经使用了硅通孔(TSV)技术。在通过使用硅通孔(TSV)技术形成的多芯片封装中，并非堆叠在多芯片封装中的每个芯片都连接到封装外部。例如，堆叠的芯片中的主芯片连接到外部，并且堆叠的芯片中的堆叠在主芯片上的从芯片不连接到外部。如上所述，在使用硅通孔技术的多芯片封装中，因为仅主芯片连接到外部，所以对于主芯片和从芯片期望进行不同的控制。然而，因为包括在主芯片和从...
【技术保护点】
1.一种半导体封装，包括：/n第一主从状态电路，被配置为存储第一电平的第一信号或第二电平的第二信号中的一个，所述第一主从状态电路被配置为响应于从第一初始化电路接收到第一初始信号而存储所述第一信号，所述第一主从状态电路被配置为独立于存储在第二主从状态电路中的所述第一信号或所述第二信号中的一个而存储所述第一信号或所述第二信号中的一个；/n第二主从状态电路，被配置为存储所述第一信号或所述第二信号中的一个，所述第二主从状态电路被配置为响应于从第二初始化电路接收到第二初始信号而存储所述第一信号；/n第一初始化电路，被配置为向所述第一主从状态电路提供所述第一初始信号；/n第二初始化电路...
【技术特征摘要】
20180703 KR 10-2018-00769971.一种半导体封装，包括：
第一主从状态电路，被配置为存储第一电平的第一信号或第二电平的第二信号中的一个，所述第一主从状态电路被配置为响应于从第一初始化电路接收到第一初始信号而存储所述第一信号，所述第一主从状态电路被配置为独立于存储在第二主从状态电路中的所述第一信号或所述第二信号中的一个而存储所述第一信号或所述第二信号中的一个；
第二主从状态电路，被配置为存储所述第一信号或所述第二信号中的一个，所述第二主从状态电路被配置为响应于从第二初始化电路接收到第二初始信号而存储所述第一信号；
第一初始化电路，被配置为向所述第一主从状态电路提供所述第一初始信号；
第二初始化电路，被配置为向所述第二主从状态电路提供所述第二初始信号；以及
第一主从确定电路，连接到所述第二主从状态电路，所述第一主从确定电路被配置为向所述第二主从状态电路提供所述第二信号。
2.根据权利要求1所述的半导体封装，其中，响应于从外部接收的电力等于或高于期望的电平，
所述第一初始化电路被配置为独立于所述第二初始化电路生成所述第一初始信号，并将所述第一初始信号提供给所述第一主从状态电路，以及
所述第二初始化电路被配置为独立于所述第一初始化电路生成所述第二初始信号，并将所述第二初始信号提供给所述第二主从状态电路。
3.根据权利要求2所述的半导体封装，其中，响应于从外部接收的电力等于或高于所述期望的电平，
所述第一主从确定电路被配置为从所述第二主从状态电路接收所述第一信号，将所接收的第一信号反相，并将经反相的第一信号作为所述第二信号输出到所述第二主从状态电路，以及
所述第二主从状态电路被配置为从所述第一主从确定电路接收所述第二信号并存储所述第二信号。
4.根据权利要求1所述的半导体封装，还包括：
第一芯片，包括所述第一主从状态电路、所述第一初始化电路和所述第一主从确定电路；以及
第二芯片，在所述第一芯片上，所述第二芯片包括所述第二主从状态电路和所述第二初始化电路。
5.根据权利要求4所述的半导体封装，还包括：
第三芯片，在所述第二芯片上，所述第三芯片包括第三主从状态电路和第三初始化电路，所述第三主从状态电路被配置为存储所述第一信号或所述第二信号中的一个，所述第三初始化电路被配置为向所述第三主从状态电路提供第三初始信号，
其中，所述第三主从状态电路被配置为响应于从所述第三初始化电路接收到所述第三初始信号而存储所述第一信号，以及
所述第二芯片还包括第二主从确定电路，所述第二主从确定电路连接到所述第三主从状态电路且被配置为向所述第三主从状态电路提供所述第二信号。
6.根据权利要求5所述的半导体封装，其中，
所述第一芯片还包括第一硅通孔，所述第一硅通孔将所述第一主从确定电路连接到所述第二主从状态电路，以及
所述第二芯片还包括第二硅通孔，所述第二硅通孔将所述第二主从确定电路连接到所述第三主从状态电路。
7.根据权利要求6所述的半导体封装，还包括：
第一凸块，在所述第一芯片和所述第二芯片之间；以及
第二凸块，在所述第二芯片和所述第三芯片之间，
其中，所述第二芯片还包括连接到所述第二主从状态电路的第一焊盘，
所述第三芯片还包括连接到所述第三主从状态电路的第二焊盘，以及
所述第一主从确定电路连接到所述第一硅通孔，所述第二主从确定电路连接到所述第二硅通孔，所述第一硅通孔和所述第一焊盘连接到所述第一凸块，所述第二硅通孔和所述第二焊盘连接到所述第二凸块。
8.根据权利要求4所述的半导体封装，其中，
所述半导体封装被配置为响应于所述第一信号存储在所述第一主从状态电路中而将所述第一芯片识别为主芯片，并且响应于所述第二信号存储在所述第一主从状态电路中而将所述第一芯片识别为从芯片，以及
所述半导体封装被配置为响应于所述第一信号存储在所述第二主从状态电路中而将所述第二芯片识别为所述主芯片，并且响应于所述第二信号存储在所述第二主从状态电路中而将所述第二芯片识别为所述从芯片。
9.根据权利要求8所述的半导体封装，其中，所述第一电平是逻辑低电平，并且所述第二电平是逻辑高电平。
10.根据权利要求8所述的半导体封装，其中，所述第一电平是逻辑高电平，并且所述第二电平是逻辑低电平。
11.一种半导体封装，包括：
第一芯片，所述第一芯片包括，
第一主从状态电路，被配置为存储第一电平的第一信号或第二电平的第二信号中的一个，以及
第一初始化电路，被配置为对所述第一主从状态电路进行初始化；以及
第二芯片，所述第二芯片包括，
第二主从状态电路，被配置...
【专利技术属性】
技术研发人员：罗大勋，李善奎，任政燉，郑秉勋，崔荣暾，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。