【技术实现步骤摘要】
用于逻辑/存储器装置的设备及方法本申请为专利技术名称为“用于逻辑/存储器装置的设备及方法”、申请号为201780016434.2、申请日为2017年3月2日的中国专利技术专利申请的分案申请。
本专利技术大体来说涉及半导体存储器及方法，且更具体来说涉及用于逻辑/存储器装置的设备及方法。
技术介绍
存储器装置通常作为内部半导体集成电路提供于计算机或其它计算系统中。存在许多不同类型的存储器，包含挥发性及非挥发性存储器。挥发性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及闸流管随机存取存储器(TRAM)以及其它。非挥发性存储器在不被供电时可通过存留所存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如，相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)(例如自旋转矩转移随机存取存储器(STTR...
【技术保护点】
1.一种设备，其包括：/n多个存储器组件，其彼此邻近且耦合，其中所述多个存储器组件中的每一者包括多个经分割存储库；/n逻辑组件，其包括多个经分割逻辑，每一经分割逻辑耦合到所述多个经分割存储库的子集；/n其中所述多个经分割存储库中的每一者包括：/n存储器单元阵列；/n感测电路，其耦合到所述阵列，所述感测电路包括读出放大器及计算组件；及/n时序电路，其耦合到所述阵列及所述感测电路，所述时序电路经配置以控制所述感测电路的操作的时序；且/n其中所述多个经分割逻辑中的每一者包括耦合到相应子集中的多个时序电路的控制逻辑，所述控制逻辑经配置以执行指令以致使所述感测电路执行所述操作；及/n...
【技术特征摘要】
20160310 US 15/066,8311.一种设备，其包括：
多个存储器组件，其彼此邻近且耦合，其中所述多个存储器组件中的每一者包括多个经分割存储库；
逻辑组件，其包括多个经分割逻辑，每一经分割逻辑耦合到所述多个经分割存储库的子集；
其中所述多个经分割存储库中的每一者包括：
存储器单元阵列；
感测电路，其耦合到所述阵列，所述感测电路包括读出放大器及计算组件；及
时序电路，其耦合到所述阵列及所述感测电路，所述时序电路经配置以控制所述感测电路的操作的时序；且
其中所述多个经分割逻辑中的每一者包括耦合到相应子集中的多个时序电路的控制逻辑，所述控制逻辑经配置以执行指令以致使所述感测电路执行所述操作；及
其中：
所述存储器单元阵列是动态随机存取存储器DRAM阵列；及
所述时序电路与双倍数据速率DDR寄存器分离，所述DDR寄存器用于控制所述阵列的读取及写入DRAM存取请求。
2.根据权利要求1所述的设备，其中所述时序电路与所述控制逻辑处于不同时钟域中且以不同时钟速度操作。
3.根据权利要求1所述的设备，其中所述操作包含逻辑AND、OR及/或XOR布尔运算。
4.根据权利要求1所述的设备，其中所述控制逻辑包含经配置以对存储器中处理PIM命令进行操作的精简指令集计算机RISC型控制器。
5.根据权利要求1所述的设备，其中：
所述控制逻辑耦合到所述逻辑组件上的定序器；
所述控制逻辑是微编码引擎；且
其中所述控制逻辑及所述定序器可分别执行微码指令及协调所述逻辑组件上的存储器中处理PIM操作。
6.根据权利要求5所述的设备，其中所述时序电路耦合到所述控制逻辑且经配置以使用所述感测电路来控制逻辑运算的时序。
7.根据权利要求1所述的设备，其中所述逻辑组件及所述多个存储器组件包括：
多个堆叠式动态随机存取存储器DRAM存储器裸片，其通过穿硅通孔TSV耦合到逻辑裸片以形成存储器中处理PIM装置。
8.一种用于操作存储器装置的方法：
在逻辑裸片处接收存储器中处理PIM请求，所述逻辑裸片包括多个经分割逻辑并耦合到多个存储器裸片，其中：
所述多个存储器裸片中的每一者包括多个经分割存储库；且
每一经分割逻辑耦合到所述多个经分割存储库的子集；
通过耦合到所述多个经分割逻辑的切换电路将所接收PIM请求路由到所述多个经分割逻辑中的耦合到特定经分割存储库的一者，与所述PIM请求相关联的逻辑运算将在所述特定经分割存储库上执行；
在所述逻辑裸片上执行微码指令以致使在所述存储器裸片上执行所述逻辑运算；及
在所述逻辑裸片上在所接收存储器阵列请求与所接收PIM请求之间应用调度策略。
9.根据权利要求8所述的方法，其中所述方法包括对存储器阵列请求应用优先于PIM请求的优先级。
10.根据权利要求8所述的方法，其中所述方法包括对PIM请求应用优先于存储器阵列请求的优先级。
11.根据权利要求8所述的方法，其中所述方法包括：
使...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。