三维集成电路结构及其形成方法技术

本发明专利技术实施例公开了三维集成电路结构。一种三维集成电路结构包括第一管芯、第二管芯及无装置管芯。所述第一管芯包括第一装置。所述第二管芯包括第二装置并结合到所述第一管芯。所述无装置管芯位于所述第二管芯旁边且结合到所述第一管芯。所述无装置管芯包括导电特征，所述导电特征电连接到所述第一管芯及所述第二管芯。

Three dimensional integrated circuit structure and its forming method

【技术实现步骤摘要】
三维集成电路结构及其形成方法
本专利技术实施例是涉及一种三维集成电路结构及其形成方法。
技术介绍
近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历了快速成长。在很大程度上来说，集成密度的这种提高归因于最小特征大小(minimumfeaturesize)的连续减小，这使得能够在给定区域中集成有更多组件。这些较小的电子组件也需要与先前的封装相比占据较小面积的较小的封装。半导体的封装类型的实例包括四方扁平封装(quadflatpack，QFP)、引脚栅阵列(pingridarray，PGA)、球栅阵列(ballgridarray，BGA)、倒装芯片(flipchip，FC)、三维集成电路(three-dimensionalintegratedcircuit，3DIC)、晶片级封装(waferlevelpackage，WLP)以及叠层封装(packageonpackage，PoP)装置。一些3DIC是通过将芯片放置在半导体晶片级上的芯片之上制备而成。3DIC提供提高的集成密度及其他优点，例如本文档来自技高网...

【技术保护点】
1.一种三维集成电路结构，其特征在于，包括：/n第一管芯，包括第一装置；/n第二管芯，包括第二装置并结合到所述第一管芯；以及/n无装置管芯，位于所述第二管芯旁边且结合到所述第一管芯，其中所述无装置管芯包括导电特征，所述导电特征电连接到所述第一管芯及所述第二管芯。/n

【技术特征摘要】
20180629 US 62/691,626;20180821 US 16/106,0111.一种三维集成电路结构，其特征在于，包括：<...

【专利技术属性】
技术研发人员：陈洁，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71