锁相回路电路校正方法、存储器储存装置及连接接口电路制造方法及图纸

本发明专利技术提供一种锁相回路电路校正方法、存储器储存装置及连接接口电路，其用于包括可复写式非易失性存储器模块的存储器储存装置。所述方法包括：从主机系统接收第一信号；由所述存储器储存装置产生抖动信号；根据所述第一信号与所述抖动信号产生第二信号；由锁相回路电路对所述第二信号执行锁相操作以产生第三信号；以及检测所述第三信号以校正所述锁相回路电路的电气参数。

Correction Method of Phase-Locked Loop Circuit, Memory Storage Device and Connection Interface Circuit

【技术实现步骤摘要】
锁相回路电路校正方法、存储器储存装置及连接接口电路
本专利技术涉及一种锁相回路(Phase-lockedloop,PLL)电路的校正机制，尤其涉及一种锁相回路电路校正方法、存储器储存装置及连接接口电路。
技术介绍
锁相回路在通讯领域中应用广泛。在锁相回路中，根据反馈信号，参考信号与输出信号可被锁定在相同的频率与相位，藉以降低因信号在传递过程中产生频率偏移而在接收端电路产生的信号误差。在某些应用上，锁相回路的回路频宽(loopbandwidth)必须被控制在特定范围。但是，锁相回路的回路频宽很容易因外在环境(例如温度)、进程误差或电压变化而相应地变化，使得锁相回路的回路频宽校正不易。
技术实现思路
本专利技术提供一种锁相回路电路校正方法、存储器储存装置及连接接口电路，可有效校正锁相回路的电气参数。本专利技术的一范例实施例提供一种锁相回路电路校正方法，其用于包括可复写式非易失性存储器模块的存储器储存装置，所述锁相回路电路校正方法包括：从主机系统接收第一信号；由所述存储器储存装置产生抖动信号；根据所述第一信号与所述抖动信号产生第二信号；由锁相回路电路对所述第二信号执行锁相操作以产生第三信号；以及检测所述第三信号以校正所述锁相回路电路的电气参数。在本专利技术的一范例实施例中，检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：调整所述锁相回路电路的至少一电路参数，以校正所述锁相回路电路的回路频宽或回路抖动峰值。在本专利技术的一范例实施例中，调整所述锁相回路电路的所述电路参数的步骤包括：调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。在本专利技术的一范例实施例中，检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：检测所述第三信号的信号质量评估信息；以及根据所述信号质量评估信息校正所述锁相回路电路的所述电气参数。在本专利技术的一范例实施例中，检测所述第三信号的所述信号质量评估信息的步骤包括：获得所述第三信号的量测值，其中所述量测值反映出所述第三信号的眼宽、所述第三信号的眼高及所述第三信号的抖动值的其中之一。在本专利技术的一范例实施例中，检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：将所述抖动信号的频率设定为第一频率；在对根据所述第一信号与具有所述第一频率的所述抖动信号产生的所述第二信号进行所述锁相操作后，获得所述第三信号的第一量测值；根据所述第一量测值决定目标值；将所述抖动信号的所述频率设定为第二频率，其中所述第二频率不同于所述第一频率；在对根据所述第一信号与具有所述第二频率的所述抖动信号产生的第二信号进行所述锁相操作后，获得所述第三信号的第二量测值；以及根据所述目标值与所述第二量测值校正所述锁相回路电路的所述电气参数。本专利技术的一范例实施例提供一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述连接接口单元包括锁相回路电路。所述连接接口单元用以从所述主机系统接收第一信号。所述连接接口单元还用以产生抖动信号。所述连接接口单元还用以根据所述第一信号与所述抖动信号产生第二信号。所述锁相回路电路用以对所述第二信号执行锁相操作以产生第三信号。所述连接接口单元还用以检测所述第三信号以校正所述锁相回路电路的电气参数。在本专利技术的一范例实施例中，所述连接接口单元检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：调整所述锁相回路电路的至少一电路参数，以校正所述锁相回路电路的回路频宽或回路抖动峰值。在本专利技术的一范例实施例中，所述连接接口单元调整所述锁相回路电路的所述电路参数的操作包括：调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。在本专利技术的一范例实施例中，所述连接接口单元检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：检测所述第三信号的信号质量评估信息；以及根据所述信号质量评估信息校正所述锁相回路电路的所述电气参数。在本专利技术的一范例实施例中，所述连接接口单元检测所述第三信号的所述信号质量评估信息的操作包括：获得所述第三信号的量测值，其中所述量测值反映出所述第三信号的眼宽、所述第三信号的眼高及所述第三信号的抖动值的其中之一。在本专利技术的一范例实施例中，所述连接接口单元检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：将所述抖动信号的频率设定为第一频率；在对根据所述第一信号与具有所述第一频率的所述抖动信号产生的所述第二信号进行所述锁相操作后，获得所述第三信号的第一量测值；根据所述第一量测值决定目标值；将所述抖动信号的所述频率设定为第二频率，其中所述第二频率不同于所述第一频率；在对根据所述第一信号与具有所述第二频率的所述抖动信号产生的第二信号进行所述锁相操作后，获得所述第三信号的第二量测值；以及根据所述目标值与所述第二量测值校正所述锁相回路电路的所述电气参数。本专利技术的一范例实施例提供一种连接接口电路，其用于将存储器储存装置连接至主机系统，所述连接接口电路包括抖动控制电路、抖动产生电路、锁相回路电路及控制电路。所述抖动控制电路用以产生抖动信号。所述抖动产生电路连接所述抖动控制电路并且用以接收来自所述主机系统的第一信号并根据所述第一信号与所述抖动信号产生第二信号。所述锁相回路电路连接至所述抖动产生电路并且用以对所述第二信号执行锁相操作以产生第三信号。所述控制电路连接至所述锁相回路电路与所述抖动控制电路并且用以检测所述第三信号以校正所述锁相回路电路的电气参数。在本专利技术的一范例实施例中，所述抖动信号的频率不高于所述第一信号的频率。在本专利技术的一范例实施例中，所述控制电路检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：调整所述锁相回路电路的至少一电路参数，以校正所述锁相回路电路的回路频宽或回路抖动峰值。在本专利技术的一范例实施例中，所述控制电路调整所述锁相回路电路的所述电路参数的操作包括：调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。在本专利技术的一范例实施例中，所述控制电路检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：检测所述第三信号的信号质量评估信息；以及根据所述信号质量评估信息校正所述锁相回路电路的所述电气参数。在本专利技术的一范例实施例中，所述控制电路检测所述第三信号的所述信号质量评估信息的操作包括：获得所述第三信号的量测值，其中所述量测值反映出所述第三信号的眼宽、所述第三信号的眼高及所述第三信号的抖动值的其中之一。在本专利技术的一范例实施例中，所述控制电路检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：将所述抖动信号的频率设定为第一频率；在对根据所述第一信号与具有所述第一频率的所述抖动信号产生的所述第二信号进行所述锁相操作后，获得所述第三信号的第一量测值；根据所述第一量测值决定目标值；将所述抖动信号的所述频率设定为第二频率，其中所述第二频率不同于所述第一频率；在对根据所述第一信号与具有所述第二频率的所述抖动信号产生的第二信号进行所述锁相操作后，获得所述第三信号的第二量测值；以及根据所述目标值与所述第二量测值校正所述锁相回路电路的所述本文档来自技高网...

【技术保护点】
1.一种锁相回路电路校正方法，用于包括可复写式非易失性存储器模块的存储器储存装置，所述锁相回路电路校正方法包括：从主机系统接收第一信号；由所述存储器储存装置产生抖动信号；根据所述第一信号与所述抖动信号产生第二信号；由锁相回路电路对所述第二信号执行锁相操作以产生第三信号；以及检测所述第三信号以校正所述锁相回路电路的电气参数。

【技术特征摘要】
1.一种锁相回路电路校正方法，用于包括可复写式非易失性存储器模块的存储器储存装置，所述锁相回路电路校正方法包括：从主机系统接收第一信号；由所述存储器储存装置产生抖动信号；根据所述第一信号与所述抖动信号产生第二信号；由锁相回路电路对所述第二信号执行锁相操作以产生第三信号；以及检测所述第三信号以校正所述锁相回路电路的电气参数。2.根据权利要求1所述的锁相回路电路校正方法，其中所述抖动信号的频率不高于所述第一信号的频率。3.根据权利要求1所述的锁相回路电路校正方法，其中检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：调整所述锁相回路电路的至少电路参数，以校正所述锁相回路电路的回路频宽或回路抖动峰值。4.根据权利要求3所述的锁相回路电路校正方法，其中调整所述锁相回路电路的所述至少电路参数的步骤包括：调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。5.根据权利要求1所述的锁相回路电路校正方法，其中检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：检测所述第三信号的信号质量评估信息；以及根据所述信号质量评估信息校正该锁相回路电路的所述电气参数。6.根据权利要求5所述的锁相回路电路校正方法，其中检测所述第三信号的所述信号质量评估信息的步骤包括：获得所述第三信号的量测值，其中所述量测值反映出所述第三信号的眼宽、所述第三信号的眼高及所述第三信号的抖动值的其中之一。7.根据权利要求1所述的锁相回路电路校正方法，其中检测所述第三信号以校正所述锁相回路电路的所述电气参数的步骤包括：将所述抖动信号的频率设定为第一频率；在对根据所述第一信号与具有所述第一频率的所述抖动信号产生的所述第二信号进行所述锁相操作后，获得所述第三信号的第一量测值；根据所述第一量测值决定目标值；将所述抖动信号的所述频率设定为第二频率，其中所述第二频率不同于所述第一频率；在对根据所述第一信号与具有所述第二频率的所述抖动信号产生的第二信号进行所述锁相操作后，获得所述第三信号的第二量测值；以及根据所述目标值与所述第二量测值校正所述锁相回路电路的所述电气参数。8.根据权利要求1所述的锁相回路电路校正方法，其中所述第一信号为交握阶段中用以建立所述主机系统与所述存储器储存装置之间的连线的初始信号。9.根据权利要求1所述的锁相回路电路校正方法，其中所述第一信号为测试阶段中用以校正所述锁相回路电路的测试信号。10.根据权利要求1所述的锁相回路电路校正方法，其中所述抖动信号用以调整所述第一信号使得所述第二信号的比特流的至少上升缘或至少下降缘有不同量的时间位移。11.一种存储器储存装置，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块；以及存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述连接接口单元包括锁相回路电路，其中所述连接接口单元用以从所述主机系统接收第一信号，其中所述连接接口单元还用以产生抖动信号，其中所述连接接口单元还用以根据所述第一信号与所述抖动信号产生第二信号，其中所述锁相回路电路用以对所述第二信号执行锁相操作以产生第三信号，其中所述连接接口单元还用以检测所述第三信号以校正所述锁相回路电路的电气参数。12.根据权利要求11所述的存储器储存装置，其中所述抖动信号的频率不高于所述第一信号的频率。13.根据权利要求11所述的存储器储存装置，其中所述连接接口单元检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：调整所述锁相回路电路的至少电路参数，以校正所述锁相回路电路的回路频宽或回路抖动峰值。14.根据权利要求13所述的存储器储存装置，其中所述连接接口单元调整所述锁相回路电路的所述至少电路参数的操作包括：调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。15.根据权利要求11所述的存储器储存装置，其中所述连接接口单元检测所述第三信号以校正所述锁相回路电路的所述电气参数的操作包括：检测所述第三信号的信号质量评估信息；以及根据所述信号质量评估信息校正所述锁相回路电路的所述电气参数。16.根据权利要求15所述的存储器储存装置，其中...

【专利技术属性】
技术研发人员：余家辉，陈维咏，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71