一种集成的低电容ESD保护器件及其制备方法技术

本发明专利技术公开了一种集成的低电容ESD保护器件及其制备方法，该器件包括四个通道的低电容单向集成ESD保护器件，每个通道均由串联的低电容二极管D1和低电容二极管D2组成，该四个通道均与低电压二极管D3并联。该集成的低电容ESD保护器件的制备方法，包括以下步骤：P+衬底材料的制备；光刻及砷注入与退火；外延生长；光刻及硼注入与退火；光刻及STI隔离的制备；光刻及硼注入与退火；光刻及磷注入与退火；光刻接触孔；正面溅射金属；光刻形成正面金属区10；背面减薄；背面蒸银或者蒸金；真空合金。本发明专利技术将三颗芯片，二极管D1、D2、D3集成在一颗芯片上，同时满足高ESD泄放电流、低电容、低残压的性能要求。

An Integrated Low Capacitance ESD Protection Device and Its Preparation Method

【技术实现步骤摘要】
一种集成的低电容ESD保护器件及其制备方法
本专利技术涉及半导体器件以及半导体工艺
，具体为一种集成的低电容ESD保护器件及其制备方法。
技术介绍
随着半导体器件的工艺尺寸不断缩小，电路的应用环境日趋复杂，集成电路面临静电放电（ESD，ElectrostaticDischarge）的频率与冲击随之加强。在消费电子应用的接口端，诸如，DVI（数字视频接口，DigitalVisualInterface）、VGA（视频图形阵列接口，VideoGraphicsArrayInterface）USB（通用串行总线，UniversalSerialBus）、HDMI(高清数字接口，HighDefinitionMultimediaInterface)等经常受到ESD的冲击。随着数据传输速度要求的不断提高，静电放电过程中的冲击电流越来越高，因此对于ESD保护器件的要求越来越高。这就要求保护器件具有低电容、低残压、可以承受大电流冲击的能力。ESD保护器件从设计结构上，主要有二极管结构、三极管结构、晶闸管结构等，二极管结构主要利用二极管反向击穿电压的钳位保护功能进行ESD的泄放，其优点是，工艺简单，成本低廉，缺点是由于二极管的反向击穿电压随泄放电流增大逐渐增高，使得其承受的泄放电流值低，另外，二极管的击穿为雪崩击穿，PN结两侧的浓度较高，因此电容值较大，通常在100pF以上。三极管结构主要利用三极管集电极-发射极之间的电压BVCEO进行ESD电流的泄放，其优点是，BVCEO值较低，相比于二极管结构，可以泄放较高的ESD电流，缺点是，其电容值仍较大，通常在5pF以上。晶闸管结构主要利用晶闸管导通的低通态压降（通常在1.0-1.5V左右）进行ESD电流的泄放，其优点是，由于通态压降低，可以泄放更高的ESD电流，其缺点是，晶闸管导通进入闩锁状态，难以恢复至阻断状态，因此这种结构适用于对闩锁效应免疫的应用电路中。而且，晶闸管结构的电容也相对不低，一般在1pF以上。为实现低电容的要求，ESD保护器件可以用一颗低电容二极管与之串联，整体电容由低电容二极管决定，而ESD保护器件部分则负责ESD电流的泄放。这种做法的典型实现方式是两颗芯片在封装时通过铜线的连接进行串联，其优点是，两个芯片分开工艺制备，只需在封装时进行打线连接。其缺点是，这种连接方式由于铜线等串联电阻的引入，使得整体的ESD泄流能力下降明显，因此需要将芯片的面积增大，成本升高。
技术实现思路
为解决上述问题，将上述芯片集成在一颗芯片上，实现集成工艺，可以满足高ESD泄放电流、低电容、低残压的性能。为此，本专利技术提出了一种集成的低电容ESD保护器件，并给出了其制备方法。一种集成的低电容ESD保护器件，包括四个通道的低电容单向集成ESD保护器件，每个通道均由串联的低电容二极管D1和低电容二极管D2组成，该四个通道均与低电压二极管D3并联；低电容二极管D1包括：P+衬底区，N+埋层，N-外延层，P+穿通区，STI隔离区，P+扩散区，N+扩散区，氧化层区，正面金属区，背面金属区；低电容二极管D2包括：P+衬底区，N+埋层，N-外延层，STI隔离区，P+扩散区，N+扩散区，氧化层区，正面金属区，背面金属区；低电压二极管D3包括：P+衬底区，N+埋层，N-外延层，P+穿通区，STI隔离区，P-扩散区，P+扩散区，N+扩散区，氧化层区，正面金属区，背面金属区。进一步的，低电容二极管D1的阳极区由P+扩散区组成，并与低电容二极管D2的阴极区通过正面金属区进行互连，阴极区由N+扩散区组成；低电容二极管D1的阳极区与阴极区对称分布。进一步的，低电容二极管D2的阳极区由P+衬底区组成，阴极区由N+扩散区组成，低电容二极管D2的阴极区与低电容二极管D1的阳极区通过正面金属区（10）进行互连，低电容二极管D2的正向导通电流为纵向体内分布。进一步的，低电压二极管D3的集电极由N++扩散区组成，发射极由N+扩散区组成，基区由P-扩散区和P+扩散区组成；集电极由正面金属区引出，并与低电容二极管D1的阴极区接通；EB短接区由N+扩散区和P+扩散区组成；正面EB短接区由正面金属区引出接到P+穿通区，再到P+衬底区，再从P+衬底区引出到背面金属区，即GND电极；低电压二极管D3的集电极、发射极形成梳状分布。一种集成的低电容ESD保护器件的制备方法，包括以下步骤：一、P+衬底材料的制备；选用P型重掺杂单晶硅衬底作为P+衬底区；二、光刻及砷注入与退火，通过光刻，确定N+埋层的窗口，通过砷注入与退火，形成N+埋层；三、外延N-区，通过外延工艺，生长N-外延层；四、光刻及硼注入与退火，通过光刻，确定P+穿通区的窗口，通过硼注入与退火，形成P+穿通区；五、光刻及STI隔离的制备；通过光刻，确定STI隔离区的窗口；六、光刻及硼注入与退火；通过光刻，确定P-扩散区的窗口；通过硼注入与退火，形成P-扩散区；七、光刻及硼注入与退火；通过光刻，确定P+扩散区的窗口；通过硼注入与退火，形成P-扩散区；八、光刻及磷注入与退火；通过光刻，确定N+扩散区的窗口；通过磷注入与退火，形成N+扩散区；九、光刻及磷注入与退火；通过光刻，确定N++扩散区的窗口；通过磷注入与退火，形成N++扩散区；十、光刻接触孔；通过光刻形成接触孔；十一、正面溅射金属；十二、光刻形成正面金属区；十三、背面减薄；十四、背面蒸银或者蒸金；十五、真空合金。本专利技术的有益效果为：相比于多芯片通过铜线互连的低电容ESD保护器件，本专利技术提出的一种集成的低电容ESD保护器件，由低电容二极管D1、低电容二极管D2、低电压二极管D3组成，可以组成单通道、2通道、4通道等形式。低电容二极管D1的阳极区与阴极区对称分布，电流分布均匀，有效的保障了ESD泄流能力。低电容二极管D2的正向导通电流为纵向体内分布，电流分布均匀，有效的保障了ESD泄流的可靠性。低电压二极管D3是ESD泄流的主要部分，其EB短接的三极管结构，利用C、E间的IV特性实现ESD电流的泄放。该结构的残压比利用反向雪崩击穿电压泄流的常规二极管结构低，而且不存在晶闸管结构的闩锁效应。低电容二极管D1、低电容二极管D2、低电压二极管D3的电性隔离通过STI隔离区实现，STI隔离具有表面积占用小，对沟槽没有侵蚀，隔离效果佳等优点。相比于铜线互连的打线形式，本专利技术的互连以集成芯片的形式，通过P+穿通区的体内互连，引入的瞬态通态压降小，互连可靠，有效的保证了芯片自身的泄流能力。附图说明图1是本专利技术等效电路图。图2是本专利技术金属层的分布图。图3是本专利技术P+穿通区的分布图。图4是本专利技术STI隔离区的分布图。图5是本专利技术低电压二极管D3的纵向结构示意图。图6是本专利技术低电压二极管D1的纵向结构示意图。图7是本专利技术低电压二极管D2的纵向结构示意图。图中，1.P+衬底区，2.N+埋层，3.N-外延层，4.P+穿通区，5.STI隔离区，6.P-扩散区，7.P+扩散区，8.N+扩散区，9.氧化层区，10.正面金属区，11.背面金属区，12.N++扩散区。具体实施方式如图1为本专利技术等效电路图，一种集成的低电容ESD保护器件，为四通道低电容单向集成ESD保护器件，ESD泄流方向为：CH1到GND，该通道流经低电容二极管D1与低电压二极管D3到地，低本文档来自技高网...

【技术保护点】
1.一种集成的低电容ESD保护器件，其特征在于：包括四个通道的低电容单向集成ESD保护器件，每个通道均由串联的低电容二极管D1和低电容二极管D2组成，该四个通道均与低电压二极管D3并联；低电容二极管D1包括：P+衬底区（1），N+埋层（2），N‑外延层（3），P+穿通区（4），STI隔离区（5），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）；低电容二极管D2包括：P+衬底区（1），N+埋层（2），N‑外延层（3），STI隔离区（5），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）；低电压二极管D3包括：P+衬底区（1），N+埋层（2），N‑外延层（3），P+穿通区（4），STI隔离区（5），P‑扩散区（6），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）、N++扩散区（12）。

【技术特征摘要】
1.一种集成的低电容ESD保护器件，其特征在于：包括四个通道的低电容单向集成ESD保护器件，每个通道均由串联的低电容二极管D1和低电容二极管D2组成，该四个通道均与低电压二极管D3并联；低电容二极管D1包括：P+衬底区（1），N+埋层（2），N-外延层（3），P+穿通区（4），STI隔离区（5），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）；低电容二极管D2包括：P+衬底区（1），N+埋层（2），N-外延层（3），STI隔离区（5），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）；低电压二极管D3包括：P+衬底区（1），N+埋层（2），N-外延层（3），P+穿通区（4），STI隔离区（5），P-扩散区（6），P+扩散区（7），N+扩散区（8），氧化层区（9），正面金属区（10），背面金属区（11）、N++扩散区（12）。2.按照权利要求1所述的一种集成的低电容ESD保护器件，其特征在于：所述低电容二极管D1的阳极区由P+扩散区（7）组成，并与低电容二极管D2的阴极区通过正面金属区（10）进行互连，阴极区由N+扩散区（8）组成；低电容二极管D1的阳极区与阴极区对称分布。3.按照权利要求1所述的一种集成的低电容ESD保护器件，其特征在于：所述低电容二极管D2的阳极区由P+衬底区（1）组成，阴极区由N+扩散区（8）组成，低电容二极管D2的阴极区与低电容二极管D1的阳极区通过正面金属区（10）进行互连，低电容二极管D2的正向导通电流为纵向体内分布。4.按照权利要求1所述的一种集成的低电容ESD保护器件，其特征在于：所述低电压二极管D3的...

【专利技术属性】
技术研发人员：宋文龙，
申请(专利权)人：成都吉莱芯科技有限公司，
类型：发明
国别省市：四川,51