一种双二极管ESD保护电路制造技术

本发明专利技术提出了一种双二极管ESD保护电路，包括高端二极管、低端二极管、ESD主通路和寄生PNP三极管。所述高端二极管阳极、低端二极管阴极和寄生PNP三极管发射极与待保护电路IO相连，所述高端二极管阴极、ESD主通路正极和寄生PNP三极管基极与待保护电路VDD相连，所述低端二极管阳极、ESD主通路负极和寄生PNP三极管集电极与待保护电路GND相连。本发明专利技术通过寄生PNP三极管释放IO对GND的ESD电流，即增加了一条IO对GND的ESD电流释放路径，相比相同面积的双二极管ESD保护电路，有效地提高了电路的失效电流。

A Dual-Diode ESD Protection Circuit

【技术实现步骤摘要】
一种双二极管ESD保护电路
本专利技术属于集成电路与半导体
，涉及一种双二极管ESD保护电路，可用于集成电路中芯片级和系统级的ESD保护。技术背景随着科技革命的不断推进，半导体工艺和集成电路技术同样取得了巨大的进步，使得芯片面积不断减小，运算速度不断提高。然而，高集成度以及高运算速度使得集成电路和电子器件更容易受到ESD的损毁。因此，ESD是集成电路可靠性的重要组成部分。集成电路的ESD保护主要应用ESD保护电路实现。在工业界中，失效电流是ESD保护电路的重要指标。ESD保护电路分为两种，在待保护电路运算速度或频率较低的情况下，一般在待保护电路IO和GND之间挂接ESD保护模块，释放ESD电流。该电路设计简单，然而由于ESD保护模块尺寸较大，占用了大量的芯片面积，并且具有很大的寄生电容和泄漏电流，不适用于速度或频率较高电路的ESD保护。高频或高速集成电路要求其ESD保护电路具有较小的电路面积以及较低的寄生电容和泄漏电流。双二极管ESD保护电路由于其占用面积小，寄生电容和泄漏电流低等特点同样被广泛地应用于工业界中。双二极管ESD保护电路基本结构如图1所示，包括高端二极管、低端二极管和ESD主通路。其中，高端二极管用于释放待保护电路IO对VDD的ESD电流，低端二极管用于释放待保护电路GND对IO的ESD电流，ESD主通路用于释放待保护电路VDD对GND的ESD电流，待保护电路IO到GND的ESD电流通过高端二极管从IO释放至VDD，再通过ESD主通路从VDD释放至GND。双二极管ESD保护电路应用二极管的正向导通释放ESD电流，因此具有较小的电路面积、寄生电容以及泄漏电流，被广泛地应用于射频、高速和数字电路的ESD保护中。双二极管ESD保护电路以其低泄漏电流和低寄生电容等特点备受国内外研究人员的关注。为提高双二极管ESD保护电路的失效电流，设计人员一般增加电路面积或设计具有更高失效电流的ESD主通路。此外，近年来也不断有学者提出其他的方法，例如2018年Chun-YuLin等人在“IEEETransactionsonDeviceandMaterialsReliability”发表的名为“Low-CESDProtectionDesignwithDualResistor-TriggeredSCRsinCMOSTechnology”的论文中，提出了一种低寄生电容的双二极管保护电路，其结构如图2所示，该保护电路应用电阻和两个高端二极管的串联代替基本电路的高端二极管，应用电阻和两个低端二极管的串联代替基本电路的低端二极管，进一步降低了电路的寄生电容。然而，对于相同的电路面积，电路的失效电流并未得到有效的提高。同时，由于增加了一个高端二极管、一个低端二极管和两个电阻，提高了电路的开启电压，不适用于低压电路的ESD保护。
技术实现思路
本专利技术的目的在于针对上述现有技术存在的不足，提出了一种双二极管ESD保护电路，用于解决现有技术中存在的失效电流较低的技术问题。为实现上述目的，本专利技术采取的技术方案为：一种双二极管ESD保护电路，包括高端二极管、低端二极管和ESD主通路，所述高端二极管阳极和低端二极管阴极与待保护电路IO相连，所述高端二极管阴极和ESD主通路正极与待保护电路VDD相连，所述低端二极管阳极和ESD主通路负极与待保护电路GND相连，所述高端二极管用于释放待保护电路IO对VDD的ESD电流，所述低端二极管用于释放待保护电路GND对IO的ESD电流；所述ESD主通路用于释放待保护电路VDD对GND的ESD电流；还包括寄生PNP三极管，所述寄生PNP三极管的发射极与待保护电路IO相连，基极与待保护电路VDD相连，集电极与待保护电路GND相连。上述一种双二极管ESD保护电路，所述高端二极管为N阱P+二极管。上述一种双二极管ESD保护电路，所述寄生PNP三极管，其发射极采用P+结构，基极采用N阱结构，集电极采用P衬底结构，该寄生PNP三极管的开启电压BVCEO由N阱和P衬底的反向击穿电压以及该寄生PNP三极管的电流放大倍数决定，计算公式为：其中，BVCBO为寄生PNP三极管集电极-基极反向击穿电压，即N阱与P衬底间的反向击穿电压，β为寄生PNP三极管电流放大倍数，n为制造电路的半导体材料决定的常数，BVCBO和β的计算公式分别为：其中，Ecrit为雪崩击穿临界电场，ND为半导体掺杂浓度，即N阱和P衬底浓度，WE和NE分别表示发射极的宽度和浓度，即P+的宽度和浓度，WB和NB分别表示基极的宽度和浓度，即P+到P衬底的距离和N阱的浓度，ni为本征半导体浓度。上述一种双二极管ESD保护电路，所述寄生PNP三极管，导通电阻由其电流放大倍数β以及集电极宽度即N阱到P衬底电极的距离决定。本专利技术与现有技术相比，具有如下优点：1.本专利技术采用的寄生PNP三极管，其发射极与待保护电路IO相连，基极与待保护电路VDD相连，集电极与待保护电路GND相连，IO和GND之间ESD电流可经由该寄生PNP三极管的发射极、基极到集电极释放，即增加了一条IO到GND的ESD电流释放路径，相比相同面积的双二极管ESD保护电路，有效地提高了电路的失效电流。2.本专利技术通过调整寄生PNP三极管的发射极、基极和集电极宽度以及N阱和P衬底浓度可有效地减小其开启电压和导通电阻，相比现有技术，本专利技术不仅适用于高压电路的ESD保护，还适用于低压电路的ESD保护。3.本专利技术在基本双二极管ESD保护电路的结构上增加了寄生PNP三极管，在保证保护电路泄漏电流低和占用面积小的前提下，相比现有技术增加高端二极管、低端二极管和电阻，其结构更加简单。附图说明图1是现有的双二极管ESD保护电路的基本结构示意图；图2为现有技术的结构示意图；图3为本专利技术的结构示意图；图4为本专利技术采用的寄生PNP三极管的结构示意图。具体实施方式以下结合附图和具体实施例，对本专利技术作进一步详细说明。参照图3，本专利技术包括高端二极管、低端二极管、ESD主通路和寄生PNP三极管。所述高端二极管阳极、低端二极管阴极和寄生PNP三极管发射极与待保护电路IO相连，所述高端二极管阴极、ESD主通路正极和寄生PNP三极管基极与待保护电路VDD相连，所述低端二极管阳极、ESD主通路负极和寄生PNP三极管集电极与待保护电路GND相连。高端二极管可采用深N阱P+二极管、N型隔离二极管和N阱二极管等，由于N阱二极管制造简单且在半导体制造工艺中最为常见，本施例采用N阱P+二极管。低端二极管可采用P衬底二极管、N型隔离二极管和P阱N+二极管，本施例采用P衬底二极管。ESD主通路可采用GGNMOS、RGNMOS或SCR等结构，本施例采用SCR结构。寄生PNP三极管可采用发射极可采用P+，基极可采用深N阱、N埋层或N阱等，集电极可采用P阱或P衬底等，由于本施例已采用N阱P+二极管，为缩小电路面积，寄生PNP三极管发射极可直接采用N阱P+二极管的P+，基极可直接采用N阱P+二极管的N阱，集电极可直接采用半导体制造工艺中的P衬底。综上所述，参照图4，本施例的寄生PNP三极管采用发射极为P+，基极为N阱，集电极为P衬底的结构。由于寄生PNP三极管可直接采用高端二极管的N阱和P+作为基极和发射极，电路并未增加其他半导体层。而现有技术增加本文档来自技高网...

【技术保护点】
1.一种双二极管ESD保护电路，包括高端二极管、低端二极管和ESD主通路，所述高端二极管阳极和低端二极管阴极与待保护电路IO相连，所述高端二极管阴极和ESD主通路正极与待保护电路VDD相连，所述低端二极管阳极和ESD主通路负极与待保护电路GND相连，所述高端二极管用于释放待保护电路IO对VDD的ESD电流，所述低端二极管用于释放待保护电路GND对IO的ESD电流；所述ESD主通路用于释放待保护电路VDD对GND的ESD电流；其特征在于：还包括寄生PNP三极管，所述寄生PNP三极管的发射极与待保护电路IO相连，基极与待保护电路VDD相连，集电极与待保护电路GND相连。

【技术特征摘要】
1.一种双二极管ESD保护电路，包括高端二极管、低端二极管和ESD主通路，所述高端二极管阳极和低端二极管阴极与待保护电路IO相连，所述高端二极管阴极和ESD主通路正极与待保护电路VDD相连，所述低端二极管阳极和ESD主通路负极与待保护电路GND相连，所述高端二极管用于释放待保护电路IO对VDD的ESD电流，所述低端二极管用于释放待保护电路GND对IO的ESD电流；所述ESD主通路用于释放待保护电路VDD对GND的ESD电流；其特征在于：还包括寄生PNP三极管，所述寄生PNP三极管的发射极与待保护电路IO相连，基极与待保护电路VDD相连，集电极与待保护电路GND相连。2.根据权利要求1所述的一种双二极管ESD保护电路，其特征在于，所述高端二极管，采用N阱P+二极管。3.根据权利要求1所述的一种双二极管ESD保护电路，其特征在于，所述寄生PNP三极管，...

【专利技术属性】
技术研发人员：陈中，李振荣，赖彭宇，庄奕琪，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61