三维存储器件及其制作方法技术

技术编号:21805485 阅读:41 留言:0更新日期:2019-08-07 12:12
公开了3D存储结构及形成方法的实施例。一种用于形成三维(3D)存储结构的方法包括在衬底上形成电介质层以及在3D存储结构的阶梯区域处、在电介质层中形成第一多个开口。方法还包括在3D存储结构的外围器件区域处、在电介质层中形成第二多个开口,以及在阶梯区域的第一多个开口中并且在外围器件区域的第二多个开口中形成至少一个硬掩模层。方法还包括使用至少一个硬掩模层蚀刻电介质层,以在相应的第一和第二多个开口的顶部部分中形成第一和第二多个过孔延伸区域。方法还包括在第一和第二多个开口中设置第一导电材料,以形成相应的第一和第二多个接触线。方法还包括在第一和第二多个过孔延伸区域中设置第二导电材料,以形成第一和第二多个接触焊盘,以及分别在第一和第二多个接触焊盘上形成第一和第二多个引线。

Three-Dimensional Memory Device and Its Fabrication Method

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及其制作方法相关申请的交叉引用本申请要求于2017年11月23日提交的中国专利申请No.201711184323.0的优先权,其全部内容通过引用并入本文中。
本公开涉及半导体
,并且尤其涉及一种用于形成三维(3D)存储器件的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺,可以将平面存储单元缩放到更小的尺寸。然而,随着存储单元的特征尺寸接近下限,平面工艺和制造技术变得具有挑战性且成本高。结果,平面存储单元的存储密度接近上限。三维(3D)存储架构可以解决平面存储单元中的密度限制。
技术实现思路
本公开中描述了具有接触焊盘的三维(3D)NAND存储器件的实施例及其形成方法。在一些实施例中,一种用于在3D存储结构中形成互连的方法包括形成目标过孔并在目标过孔的顶部部分中形成过孔延伸区域。该方法还包括在目标过孔中形成接触线并在过孔延伸区域中形成连接到接触线的接触焊盘。该方法还包括基于接触焊盘形成金属引线并将金属引线连接到接触线。在一些实施例中,所述目标过孔的顶部部分中的过孔延伸区域使用双镶嵌工艺形成。在一些实施例中,使用双镶嵌工艺形成过孔延伸区域包括:在3D存储结构上形成硬掩模,使用曝光工艺定义过孔延伸区域,以及蚀刻目标过孔的顶部部分以形成过孔延伸区域。在一些实施例中,在3D存储结构上形成硬掩模包括顺序地设置非晶碳层和氮氧化硅层。在一些实施例中,在目标过孔中形成接触线并在连接到接触线的过孔延伸区域中形成接触焊盘包括在目标过孔和过孔延伸区域中填充金属材料。以这种方式,金属材料在目标过孔中形成接触线并且在过孔延伸区域中形成接触焊盘。在一些实施例中,目标过孔包括阶梯过孔和外围器件区域过孔。在一些实施例中,3D存储结构包括目标过孔和目标过孔的顶部部分中的过孔延伸区域。3D存储结构还包括目标过孔中的接触线和过孔延伸区域中的接触焊盘,并且接触线通过接触焊盘连接到上方形成的金属引线。在一些实施例中,目标过孔包括阶梯区域过孔和外围器件区域过孔。在一些实施例中,3D存储器件包括本文描述的3D存储结构。在一些实施例中,一种电子器件包括本文描述的3D存储器件。根据本公开的详细说明、权利要求书和附图,本领域技术人员可以理解本公开的其它方面。附图说明附图被并入本文中并构成说明书的一部分,其例示了本公开的实施例,并且与详细说明一起进一步用于解释本公开的原理,并且使相关领域的技术人员能够制作及使用本公开。图1为根据本公开的一些实施例的3DNAND存储结构;图2-6为根据本公开的一些实施例的用于在过孔延伸区域中形成接触焊盘的示例性制造方法;图7为示出了根据本公开的一些实施例的用于在过孔延伸区域中形成接触焊盘的示例性方法的流程图。将参考附图描述本公开的实施例。具体实施方式尽管对具体配置和布置进行了讨论,但应当理解,这只是出于例示性目的而进行的。相关领域中的技术人员将认识到,可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是,本公开还可以用于多种其它应用中。要指出的是,在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性,但未必每个实施例都包括该特定特征、结构或特性。此外,这种短语未必是指同一个实施例。另外,在结合实施例描述特定特征、结构或特性时,结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。通常,可以至少部分从上下文中的使用来理解术语。例如,至少部分取决于上下文,本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性,或者可以用于描述复数意义的特征、结构或特性的组合。类似地,至少部分取决于上下文,诸如“一”或“所述”的术语同样可以被理解为传达单数使用或传达复数使用。应当容易理解,本公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读,以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义,并且“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之上”,而且还可以包括其“在”某物“上方”或“之上”且其间没有居间特征或层(即,直接在某物上)的含义。此外,诸如“在…下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相对术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了在附图中所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向),并且本文中使用的空间相对描述词可以类似地被相应解释。如本文中使用的,术语“衬底”是指向其上增加后续材料层的材料。衬底自身可以被图案化。增加在衬底顶部的材料可以被图案化或者可以保持不被图案化。此外,衬底可以包括宽范围的半导体材料,例如硅、锗、砷化镓、磷化铟等。替代地,衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。如本文中使用的,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如,层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、竖直和/或沿倾斜表面延伸。衬底可以是层,在其中可以包括一个或多个层,和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如,互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或过孔)和一个或多个电介质层。如本文使用的,术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望或目标值,以及高于和/或低于期望值的值的范围。值的范围可能是由于制造工艺或容限中的轻微变化导致的。如本文使用的,术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点,术语“大约”可以指示给定量的值,其例如在值的10%-30%(例如,值的±10%、±20%或±30%)内变化。如本文使用的,术语“3D存储器件”是指一种半导体器件,其在横向取向的衬底上具有竖直取向的存储单元晶体管串(在本文中被称为“存储器串”(例如NAND存储器串)的区域),以使得所述存储器串相对于衬底在竖直方向上延伸。如本文使用的,术语“竖直/竖直地”表示标称地垂直于衬底的横向表面。随着对更高存储容量的需求持续增加,存储单元和阶梯结构的竖直层级的数量也增加。因此,如何在制造产能和工艺复杂性/成本之间取得平衡是具有挑战性的。光刻和蚀刻工艺可以用于打开接触区域以在半导体结构中形成电连接,例如,用于形成引线或过孔的开口。例如,在3DNAND存储器件中,诸如过孔或引线的电连接通过将导电材料设置在开口中而形成并且连接到阶梯结构的每个层上的导电层。还形成将外围电路连接到其它器件/结构的电连接。在阶梯结构和外围电路上形成其它层和结构,例如金属层和过孔。示例性过孔可以包括将电触点连接到M0金属线的过孔0。M0金属线可以是局部互连,其代表第一互连层级并且通过过孔电连接到下面的半导体器件。其它金属线可以被本文档来自技高网...

【技术保护点】
1.一种用于形成三维(3D)存储结构的方法,所述方法包括:在衬底上形成电介质层;在所述3D存储结构的阶梯区域处、在所述电介质层中形成第一多个开口;在所述3D存储结构的外围器件区域处在所述电介质层中形成第二多个开口;在所述阶梯区域的所述第一多个开口中并且在所述外围器件区域的所述第二多个开口中形成至少一个硬掩模层;使用所述至少一个硬掩模层蚀刻所述电介质层,以在相应的所述第一多个开口和所述第二多个开口的顶部部分中形成第一多个过孔延伸区域和第二多个过孔延伸区域;在所述第一多个开口和所述第二多个开口中设置第一导电材料,以形成相应的第一多个接触线和第二多个接触线;在所述第一多个过孔延伸区域和所述第二多个过孔延伸区域中设置第二导电材料,以形成第一多个接触焊盘和第二多个接触焊盘;以及分别在所述第一多个接触焊盘和所述第二多个接触焊盘上形成第一多个引线和第二多个引线。

【技术特征摘要】
【国外来华专利技术】2017.11.23 CN 20171118432301.一种用于形成三维(3D)存储结构的方法,所述方法包括:在衬底上形成电介质层;在所述3D存储结构的阶梯区域处、在所述电介质层中形成第一多个开口;在所述3D存储结构的外围器件区域处在所述电介质层中形成第二多个开口;在所述阶梯区域的所述第一多个开口中并且在所述外围器件区域的所述第二多个开口中形成至少一个硬掩模层;使用所述至少一个硬掩模层蚀刻所述电介质层,以在相应的所述第一多个开口和所述第二多个开口的顶部部分中形成第一多个过孔延伸区域和第二多个过孔延伸区域;在所述第一多个开口和所述第二多个开口中设置第一导电材料,以形成相应的第一多个接触线和第二多个接触线;在所述第一多个过孔延伸区域和所述第二多个过孔延伸区域中设置第二导电材料,以形成第一多个接触焊盘和第二多个接触焊盘;以及分别在所述第一多个接触焊盘和所述第二多个接触焊盘上形成第一多个引线和第二多个引线。2.如权利要求1所述的方法,其中,形成所述至少一个硬掩模层包括在第一硬掩模层上设置第二硬掩模层。3.如权利要求2所述的方法,其中,设置所述第一硬掩模层包括在所述第一多个开口和所述第二多个开口中设置所述第一硬掩模层。4.如权利要求2所述的方法,其中,形成所述至少一个硬掩模层还包括在所述第一硬掩模层上执行平坦化工艺。5.如权利要求2所述的方法,其中,设置所述第一硬掩模层包括设置非晶碳层。6.如权利要求2所述的方法,其中,设置所述第二硬掩模层包括设置氮氧化硅层。7.如权利要求1所述的方法,还包括在所述第一多个接触焊盘和所述第二多个接触焊盘上执行平坦化工艺,使得所述电介质层与所述第一多个接触焊盘和所述第二多个接触焊盘的顶表面基本上是水平的。8.如权利要求1所述的方法,还包括去除所述至少一个硬掩模层。9.如权利要求1所述的方法,其中,形成所述第一多个引线和所述第二多个引线包括将所述第一多个引线和所述第二多个引线中的每个引线对准到所述第一多个接触焊盘和所述第二多个接触焊盘的相应接触焊盘。10.如权利要求1所述的方法,其中,在所述阶梯区域中形成所述第一多个开口包括蚀刻所述电介质层直到暴露下方的导电层。11.如权利要求1所述的方法,其中,在所述外围器件区域中形成所述第二多个开口包括蚀刻所述电介质层直到暴露晶体管的掺杂区。12.一种用于形成三维(3D)存储结构的方法,所述方法包括:在衬底上...

【专利技术属性】
技术研发人员:王鹏程王喆
申请(专利权)人:长江存储科技有限责任公司
类型:发明
国别省市:湖北,42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1