半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上，源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔，第一通孔暴露出源漏掺杂层的顶部，在第一通孔底部的源漏掺杂层表面掺杂第一离子，第一离子与源漏离子的导电类型相同；之后对源漏掺杂层进行第一退火处理，在源漏掺杂层内的表面形成接触掺杂区；之后在第一通孔底部的接触掺杂区内形成第二通孔，且第二通孔的深度小于所述接触掺杂区厚度；在第一通孔和第二通孔内形成插塞。所述方法提高了半导体器件的性能。

Semiconductor devices and their formation methods

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上，所述源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔，所述第一通孔暴露出源漏掺杂层的顶部，在第一通孔底部的源漏掺杂层表面掺杂第一离子，第一离子的导电类型和源漏离子的导电类型相同；掺杂第一离子后，对所述源漏掺杂层进行第一退火处理，在源漏掺杂层内的表面形成接触掺杂区；第一退火处理后，在第一通孔底部的接触掺杂区内形成第二通孔，且所述第二通孔的深度小于所述接触掺杂区厚度。在所述第一通孔和第二通孔内形成插塞。可选的，所述插塞的形成步骤包括：形成第二通孔后，在所述第一通孔内、第二通孔内和介质层上形成插塞材料层；形成插塞材料层后，平坦化所述插塞材料层，暴露出介质层顶部表面，在第一通孔和第二通孔内形成插塞。可选的，在第一通孔底部的源漏掺杂层表面掺杂第一离子的工艺包括离子注入工艺。可选的，当所述半导体器件的类型为P型器件时，所述第一离子的类型为P型离子，所述第一离子包括：硼离子、BF2+离子或铟离子；当所述半导体器件的类型为N型器件时，所述第一离子的类型为N型离子，所述第一离子包括：磷离子、砷离子或锑离子。可选的，所述第一离子的类型为N型离子；所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为1KeV～15KeV，注入剂量为1.0E15atom/cm2～2.0E16atom/cm2；或者，所述离子注入工艺的参数包括：采用的离子为锑离子，注入能量为2KeV～30KeV，注入剂量为5.0E14atom/cm2～3.0E16atom/cm2。可选的，所述第一离子的类型为P型离子；所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为0.5KeV～8KeV，注入剂量为8.0E14atom/cm2～3.0E16atom/cm2；或者，所述离子注入工艺的参数包括：采用的离子为BF2+离子，注入能量为1KeV～10KeV，注入剂量为8.0E14atom/cm2～3.0E16atom/cm2。可选的，所述第一退火处理包括激光退火或尖峰退火。可选的，第一退火处理后，第二通孔形成前，对所述第一通孔底部的接触掺杂区进行第二离子注入，在接触掺杂区内的表面形成非晶掺杂区。可选的，所述第二离子注入的掺杂离子为第二离子。可选的，所述非晶掺杂区的厚度大于所述第二通孔的深度。可选的，所述非晶掺杂层的厚度小于接触掺杂区的厚度。可选的，所述第二离子包括锗离子。可选的，所述第二离子注入的参数包括：采用的离子为锗离子，注入能量为1KeV～10KeV，注入剂量为1.0E13atom/cm2～1.0E16atom/cm2。可选的，形成第二通孔后，形成所述插塞材料层前，在所述第二通孔侧壁和底部形成金属层；形成金属层后，对所述金属层和源漏掺杂层进行第二退火处理，在第二通孔侧壁和底部表面形成金属硅化物层。可选的，所述金属层的材料包括Ti、Ni或Co。可选的，所述第二退火包括激光退火或尖峰退火。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术通过刻蚀所述介质层形成第一通孔，所述第一通孔暴露出源漏掺杂层，对第一通孔暴露出的源漏掺杂层掺杂第一离子，并进行第一退火处理，使得所述第一离子横向扩散进入源漏掺杂层未被离子注入的区域，从而在源漏掺杂层的表面形成接触掺杂区；第二通孔形成在接触掺杂区内，且所述第二通孔的深度小于所述接触掺杂区厚度，则第二通孔的底部和侧壁均具有均匀分布的第一离子，插塞与高掺杂的源漏掺杂层接触，能够减小接触电阻，且接触电阻均匀，从而提高器件的性能。进一步的，对所述第一通孔底部的接触掺杂区进行第二离子注入，在接触掺杂区内的表面形成非晶掺杂区，第二通孔位于所述非晶掺杂区内，后续在第二通孔侧壁和底部形成的金属硅化物层均匀，有利于减小插塞与高掺杂的源漏掺杂层之间的接触电阻，从而提高器件的性能。附图说明图1至图3是一种半导体器件的结构示意图。图4至图13是本专利技术实施例的半导体器件的形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的性能较差。图1至图3是一种半导体器件形成过程的结构示意图。参考图1，提供基底，所述基底包括半导体衬底100、位于半导体衬底100表面的鳍部和隔离结构101；形成栅极结构110、源漏掺杂层120和介质层130，栅极结构110位于基底上，源漏掺杂层120位于栅极结构110两侧的基底中，介质层130位于源漏掺杂层120和栅极结构110上，所述源漏掺杂层120中具有源漏离子；在栅极结构110两侧的介质层130中形成暴露出源漏掺杂层120表面的源漏通孔140。参考图2，在源漏通孔140底部的源漏掺杂层120表面掺杂第一离子，所述第一离子为第一离子，第一离子的导电类型和源漏离子的导电类型相同。参考图3，在源漏通孔140底部的源漏掺杂层120表面掺杂第一离子后，对源漏掺杂层120进行退火处理，使得第一离子在源漏掺杂层120内扩散。在源漏通孔140底部的源漏掺杂层120表面掺杂第一离子，源漏掺杂层120顶部区域中第一离子和第一离子的总浓度大于源漏离子的浓度，降低源漏掺杂层120顶部区域的电阻。对所述源漏掺杂层进行离子注入时，为了将离子打到通孔的底部，离子注入方向垂直于衬底表面方向，第一离子在源漏通孔的侧壁的分布较少，即使经过退火处理，第一离子会在源漏掺杂层中发生扩散，但到达源漏通孔侧壁的第一离子的数量也较少，故源漏通孔的侧壁部分的离子浓度较低，与后续形成的插塞的接触电阻不均匀，影响器件的性能。本专利技术中，形成第一通孔至暴露出源漏掺杂层的顶部表面后，对源漏掺杂层进行离子注入，再经过退火后使得所述第一离子在源漏掺杂层内横向扩散，在源漏掺杂层表面形成高掺杂浓度的接触掺杂区，再在接触掺杂区内形成第二通孔，第二通孔的底部和侧壁均为高掺杂浓度的源漏掺杂层，从而减小了与插塞之间的接触电阻。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图4至图13是本专利技术一实施例中半导体器件形成过程的结构示意图。参考图4，本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上，所述源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔，所述第一通孔暴露出源漏掺杂层的顶部，在第一通孔底部的源漏掺杂层表面掺杂第一离子，第一离子的导电类型和源漏离子的导电类型相同；掺杂第一离子后，对所述源漏掺杂层进行第一退火处理，在源漏掺杂层内的表面形成接触掺杂区；第一退火处理后，在第一通孔底部的接触掺杂区内形成第二通孔，且所述第二通孔的深度小于所述接触掺杂区厚度；在所述第一通孔和第二通孔内形成插塞。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上，所述源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔，所述第一通孔暴露出源漏掺杂层的顶部，在第一通孔底部的源漏掺杂层表面掺杂第一离子，第一离子的导电类型和源漏离子的导电类型相同；掺杂第一离子后，对所述源漏掺杂层进行第一退火处理，在源漏掺杂层内的表面形成接触掺杂区；第一退火处理后，在第一通孔底部的接触掺杂区内形成第二通孔，且所述第二通孔的深度小于所述接触掺杂区厚度；在所述第一通孔和第二通孔内形成插塞。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述插塞的形成步骤包括：形成第二通孔后，在所述第一通孔内、第二通孔内和介质层上形成插塞材料层；形成插塞材料层后，平坦化所述插塞材料层，暴露出介质层顶部表面，在第一通孔和第二通孔内形成插塞。3.如权利要求1所述的半导体器件的形成方法，其特征在于，在第一通孔底部的源漏掺杂层表面掺杂第一离子的工艺包括离子注入工艺。4.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件的类型为P型器件时，所述第一离子的类型为P型离子，所述第一离子包括：硼离子、BF2+离子或铟离子；当所述半导体器件的类型为N型器件时，所述第一离子的类型为N型离子，所述第一离子包括：包括磷离子、砷离子或锑离子。5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述第一离子的类型为N型离子；所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为1KeV～15KeV，注入剂量为1.0E15atom/cm2～2.0E16atom/cm2；或者，所述离子注入工艺的参数包括：采用的离子为锑离子，注入能量为2KeV～30KeV，注入剂量为5.0E14atom/cm2～3.0E16atom/cm2。6.如权利要求4所述的半导体器件的形成方法，其...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31