用于形成三维综合布线结构和其半导体结构的方法技术

公开了用于形成3D综合布线结构的方法和结构的实施例。上述方法可包括在第一基底的前侧处的接触孔区域中形成介电层；在第一基底的前侧处形成半导体结构，以及具有第一导电接触的半导体结构；在第一基底的背侧处形成凹陷，以暴露介电层的至少一部分；以及在所暴露的介电层上方形成第二导电层，以连接第一导电接触。3D综合布线结构可包括具有接触孔区域的第一基底；布置在接触孔区域中的介电层；在第一基底的前侧处形成的具有第一导电接触的半导体结构；在第一基底的背侧处形成的凹陷，以暴露介电层的至少一部分；以及在所暴露的介电层上方的第二导电层。

A Method for Forming Three-Dimensional Integrated Wiring Structure and Semiconductor Structure

【技术实现步骤摘要】
【国外来华专利技术】用于形成三维综合布线结构和其半导体结构的方法相关申请的交叉引用本申请要求于2017年8月31日提交的中国专利申请第201710775893.0号的优先权，其全部内容以引用的方式合并至本文中。
本公开内容的实施例涉及半导体制造
，尤其涉及用于形成3D综合布线结构(例如存储结构)的方法。
技术介绍
通过改善的处理技术、电路设计、编程算法与制作处理，可使平面存储单元按比例缩小至较小尺寸。然而，随着存储单元的特征尺寸接近下限时，平面处理与制作技术变得有挑战性且昂贵。因此，平面存储单元的存储密度达到了上限。3D存储器构造可解决在平面存储单元中的密度限制。3D存储器构造包括存储器阵列以及用以控制去往和来自存储器阵列的信号的外围设备。
技术实现思路
在本文中公开了用于形成3D综合布线和其半导体结构的方法的实施例。公开了一种用于形成3D综合布线结构的方法，包括：在第一基底的前侧处的接触孔区域中形成介电层；在所述第一基底的前侧处形成半导体结构，在所述第一基底的背侧处形成凹陷，以暴露所述介电层的至少一部分；以及在所暴露的介电层上方形成第二导电层，以连接所述第一导电接触。在一些实施例中，在所述第一基底的前侧处形成半导体结构包括：形成半导体设备层、在所述半导体设备层的前侧处的第一导电层、和第一导电接触。在一些实施例中，所述第一导电接触的第一端连接至所述第一导电层，以及所述第一导电接触的第二端垂直地延伸穿过所述半导体设备层的至少一部分。在一些实施例中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧与所述第一基底的前侧处于相同的高度。在一些实施例中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧高于所述第一基底的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述介电层的背侧与所述第一基底的前侧处于相同的高度，以及所述介电层的前侧高于所述第一基底的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端高于所述介电层的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端与所述介电层的前侧处于相同的高度。在一些实施例中，所述第一导电接触的所述第二端在所述介电层的前侧与背侧之间。在一些实施例中，形成所述第二导电层包括：形成覆盖所述凹陷的绝缘层；形成垂直地延伸穿过所述绝缘层和连接到所述第一导电接触的所述介电层的背侧的多个通孔；在所述多个通孔中布置第一导电材料；以及在所述凹陷中布置第二导电材料，以形成到所述第一导电接触的电连接。在一些实施例中，形成所述第二导电层还包括：在所述多个通孔中布置所述第一导电材料之前，移除在所述第一导电接触上方的所述绝缘层的至少一部分。在一些实施例中，该方法还包括：在形成所述凹陷之前执行薄化过程，以从所述第一基底的背侧减少所述第一基底的厚度。在一些实施例中，该方法还包括：在所述第二导电层的背侧上形成导电布线层。在一些实施例中，该方法还包括：在电连接到所述第二导电层的所述导电布线层上形成布线图案。在一些实施例中，该方法还包括：将第二基底与所述半导体结构进行接合，以使所述半导体结构是夹设于所述第一基底与所述第二基底之间的。在一些实施例中，将所述第二基底与所述半导体结构进行接合包括：黏性接合、阳极接合、直接晶圆接合、共晶接合、混合式接合或其组合。在一些实施例中，形成所述第一导电层，形成所述第一导电接触或形成所述第二导电层包括布置铜、铝、锡、钨或其组合。在一些实施例中，形成所述介电层或形成所述绝缘层包括布置氧化物、氮化物、氮氧化物或其组合。本公开内容的另一方面提供了通过上述方法中的任一方法制作的结构。本公开内容的另一方面提供了结构，包括：第一基底，具有前侧和背侧，以及前侧的至少一部分具有接触孔区域；介电层，其布置在所述接触孔区域中；半导体结构，其形成于所述第一基底的前侧，以及所述半导体结构包括半导体设备层、在所述半导体设备层的前侧处第一导电层、和第一导电接触，以及所述第一导电接触的第一端连接至所述第一导电层，以及所述第一导电接触的第二端垂直地延伸穿过所述半导体设备层的至少一部分；凹陷，其形成于所述第一基底的背侧，以暴露所述介电层的至少一部分；以及第二导电层，其在所暴露的介电层的上方。在一些实施例中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧与所述第一基底的前侧处于相同的高度。在一些实施例中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧高于所述第一基底的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述介电层的背侧与所述第一基底的前侧处于相同的高度，以及所述介电层的前侧高于所述第一基底的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端高于所述介电层的前侧。在一些实施例中，相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端与所述介电层的前侧处于相同的高度。在一些实施例中，所述第一导电接触的所述第二端在所述介电层的前侧与背侧之间。在一些实施例中，该结构还包括：覆盖所述凹陷的绝缘层。在一些实施例中，所述第二导电层包括在多个通孔中布置的第一导电材料和在所述凹陷中布置的第二导电材料。在一些实施例中，所述多个通孔垂直地延伸穿过所述绝缘层和连接到所述第一导电接触所述介电层的背侧。在一些实施例中，所述第一导电接触、所述第一导电材料和所述第二导电材料包括铜、铝、锡、钨或其组合。在一些实施例中，该结构还包括：在所述第二导电层的背侧上的导电布线层。在一些实施例中，所述导电布线层包括电连接到所述第二导电层的布线图案。在一些实施例中，该结构还包括：在所述绝缘层的背侧和所述导电布线层上布置的钝化层。在一些实施例中，该结构还包括：接合到所述半导体结构的第二基底，以使所述半导体结构是夹设在所述第一基底与所述第二基底之间的。在一些实施例中，所述第一基底或所述第二基底包括：硅、锗、III-V族半导体、碳化硅或绝缘基底上覆硅或其组合。在一些实施例中，所述介电层的厚度是在大约0.3微米与5微米之间的。在一些实施例中，所述介电层的厚度是大约1微米。在一些实施例中，所述半导体结构包括多个3D存储结构。在一些实施例中，所述多个3D存储结构包括具有多个堆栈的存储单元的存储设备层。在一些实施例中，所述多个3D存储结构的厚度大约在1微米与50微米之间。本领域技术人员能通过本公开内容的说明书、权利要求以及附图理解本公开内容的其它方面。附图说明并入本文中并且构成说明书的部分的附图示出了本公开内容的实施例，并且与描述一起进一步用来对本公开内容的原理进行解释，并且使相关领域技术人员能够实施和使用本公开内容。图1示出了布线方法。图2示出了用于形成3D半导体结构的布线方法图3是根据本公开内容的一些实施例的用于形成3D综合布线结构的示例性综合布线的方法的流程图。图4至图11示出了根据本公开内容的一些实施例的用于形成3D综合布线结构的示例性制作过程。本公开内容的实施例将是参考附图来描述的。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目本文档来自技高网...

【技术保护点】
1.一种用于形成3D综合布线结构的方法，包括：在第一基底的前侧处的接触孔区域中形成介电层；在所述第一基底的前侧处形成半导体结构，包括：形成半导体设备层、在所述半导体设备层的前侧处的第一导电层、和第一导电接触，其中，所述第一导电接触的第一端连接至所述第一导电层，以及所述第一导电接触的第二端垂直地延伸穿过所述半导体设备层的至少一部分；在所述第一基底的背侧处形成凹陷，以暴露所述介电层的至少一部分；以及在所暴露的介电层上方形成第二导电层，以连接所述第一导电接触。

【技术特征摘要】
【国外来华专利技术】2017.08.31 CN 20171077589301.一种用于形成3D综合布线结构的方法，包括：在第一基底的前侧处的接触孔区域中形成介电层；在所述第一基底的前侧处形成半导体结构，包括：形成半导体设备层、在所述半导体设备层的前侧处的第一导电层、和第一导电接触，其中，所述第一导电接触的第一端连接至所述第一导电层，以及所述第一导电接触的第二端垂直地延伸穿过所述半导体设备层的至少一部分；在所述第一基底的背侧处形成凹陷，以暴露所述介电层的至少一部分；以及在所暴露的介电层上方形成第二导电层，以连接所述第一导电接触。2.根据权利要求1所述的方法，其中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧与所述第一基底的前侧处于相同的高度。3.根据权利要求1所述的方法，其中，所述介电层的背侧在所述第一基底的前侧与背侧之间，以及相对于所述第一基底的背侧而言，所述介电层的前侧高于所述第一基底的前侧。4.根据权利要求1所述的方法，相对于所述第一基底的背侧而言，所述介电层的背侧与所述第一基底的前侧处于相同的高度，以及所述介电层的前侧高于所述第一基底的前侧。5.根据权利要求1-4中任一所述的方法，其中，相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端高于所述介电层的前侧，或者相对于所述第一基底的背侧而言，所述第一导电接触的所述第二端与所述介电层的前侧处于相同的高度，或者所述第一导电接触的所述第二端在所述介电层的前侧与背侧之间。6.根据权利要求5所述的方法，其中，形成所述第二导电层包括：形成覆盖所述凹陷的绝缘层；形成垂直地延伸穿过所述绝缘层和连接到所述第一导电接触的所述介电层的背侧的多个通孔；在所述多个通孔中布置第一导电材料；以及在所述凹陷中布置第二导电材料，以形成到所述第一导电接触的电连接。7.根据权利要求6所述的方法，其中，形成所述第二导电层还包括：在所述多个通孔中布置所述第一导电材料之前，移除在所述第一导电接触上方的所述绝缘层的至少一部分。8.根据权利要求1所述的方法，还包括：在形成所述凹陷之前执行薄化过程，以从所述第一基底的背侧减少所述第一基底的厚度。9.根据权利要求1所述的方法，还包括：在所述第二导电层的背侧上形成导电布线层。10.根据权利要求9所述的方法，还包括：在电连接到所述第二导电层的所述导电布线层上形成布线图案。11.根据权利要求1所述的方法，还包括：将第二基底与所述半导体结构进行接合，以使所述半导体结构是夹设于所述第一基底与所述第二基底之间的。12.根据权利要求11所述的方法，其中，将所述第二基底与所述半导体结构进行接合包括：黏性接合、阳极接合、直接晶圆接合、共晶接合、混合式接合或其组合。13.根据权利要求1所述的方法，其中，形成所述第一导电层，形成所述第一导电接触或形成所述第二导电层包括布置铜、铝、锡、钨或其组合。14.根据权利要求6所述的方法，其中，形成所述介电层或形成所述绝缘层包括布置氧化物、氮化物、氮氧化物或其组合。15.一种通过权利要求1-14中任一所述的方法来制作的结构。...

【专利技术属性】
技术研发人员：朱继锋，陈俊，胡思平，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42