发送电路以及集成电路制造技术

本发明专利技术的课题为提供一种能够降低占空比失真的发送电路。发送电路具有：数据生成电路(306)，基于时钟信号生成数据；时钟生成电路(301)，向上述数据生成电路供给上述时钟信号；以及占空比控制电路(302)～(304)，检测从上述数据生成电路输出的上述数据的占空比失真，并基于上述检测的结果，控制上述时钟信号的占空比。

Transmitting Circuits and Integrated Circuits

【技术实现步骤摘要】
发送电路以及集成电路
本专利技术涉及发送电路以及集成电路。
技术介绍
已知有一种占空比修正电路，具有输入第一时钟信号的时钟用输入缓冲器以及输入第一数据信号的数据用输入缓冲器(参照专利文献1)。时钟用占空比调整电路基于修正信号对从时钟用输入缓冲器输出的第二时钟信号的占空比进行调整来生成第三时钟信号。数据用占空比调整电路基于修正信号对从数据用输入缓冲器输出的第二数据信号的占空比进行调整来生成第三数据信号。占空比较电路基于第三时钟信号生成修正信号。另外，已知有一种时钟/数据再生电路，该时钟/数据再生电路具有数据占空比修正电路，该数据占空比修正电路输出根据修正信号的电平对输入数据的占空比进行修正后的修正数据(参照专利文献2)。时钟再生电路生成与修正数据的边缘时机同步的再生时钟。数据识别电路根据再生时钟进行修正数据的数据识别。数据占空比检测电路根据再生时钟检测修正数据的占空比，并将表示占空比修正量的修正信号输出至数据占空比修正电路。专利文献1：日本特开2010－206348号公报专利文献2：国际公开第2008/111241号占空比失真(DCD：DutyCycleDistortion)为数据1的脉冲宽度和数据0的脉冲宽度不同的失真。在基于时钟信号生成数据时，即使将时钟信号的占空比修正为50％，也存在在数据中产生占空比失真的情况。
技术实现思路
在一个侧面中，本专利技术的目的在于提供一种能够降低占空比失真的发送电路以及集成电路。发送电路具有：数据生成电路，基于时钟信号生成数据；时钟生成电路，向上述数据生成电路供给上述时钟信号；以及占空比控制电路，检测从上述数据生成电路输出的上述数据的占空比失真，并基于上述检测的结果，控制上述时钟信号的占空比。在一个侧面，能够降低占空比失真。附图说明图1是表示第一实施方式的集成电路的构成例的图。图2是表示基于基本技术的发送电路的构成例的图。图3是表示第一实施方式的发送电路的构成例的图。图4是表示DCD检测电路的构成例的电路图。图5(A)是表示DCD调整前的时钟信号的波形例的图，图5(B)是表示DCD调整后的时钟信号的波形例的图。图6(A)是表示DCD调整前的数据的波形例的图，图6(B)是表示DCD调整后的数据的波形例的图。图7是表示集成电路的测试模式的控制方法的流程图。图8是表示第二实施方式的DCD调整电路的构成例的电路图。图9是表示第三实施方式的发送电路的构成例的图。具体实施方式(第一实施方式)图1是表示第一实施方式的集成电路100的构成例的图。集成电路100具有发送电路101、接收电路102以及处理电路103。处理电路103是内部电路，生成内部数据，并将并行的内部数据TXIN输出至发送电路101。发送电路101输入并行的内部数据TXIN，并将并行的内部数据TXIN转换为串行的数据，并发送串行的数据TXOUT。接收电路102具有前端111、逻辑部112以及时钟生成电路113。前端111具有连续时间线性均衡器(CTLE：ContinuousTimeLinearEqualizer)131、判定反馈型均衡器(DFE：DecisionFeedbackEqualizer)132以及解复用器133。逻辑部112具有均衡器逻辑部141以及时钟数据恢复(CDR)逻辑部142。接收电路102接收串行的数据RXIN。CTLE131对数据RXIN补偿传输路径的频率特性。DFE132与时钟生成电路113所生成的时钟信号同步，基于均衡器逻辑部141所输出的均衡系数，对CTLE131的输出数据进行均衡以及2值判定。解复用器133将DFE132所输出的数据从串行转换为并行。均衡器逻辑部141基于解复用器133所输出的并行数据，将均衡系数输出至DFE132。CDR逻辑部142基于解复用器133所输出的并行数据，控制时钟生成电路113所生成的时钟信号的相位。接收电路102将解复用器133所输出的并行数据作为接收数据RXOUT输出至处理电路103。处理电路103进行接收数据RXOUT的处理。图2是表示作为第一实施方式的比较例的发送电路200的构成例的图。发送电路200对应于图1的发送电路101。发送电路200具有时钟生成电路201、缓冲器202、204、206、207、占空比修正器(DCC)203以及复用器205。数据D1以及D2是对应于图1的数据TXIN的并行数据，但也可以为3位以上的数据。时钟生成电路201生成时钟信号。缓冲器202对时钟生成电路201所生成的时钟信号进行放大，并输出该放大后的时钟信号。占空比修正器203控制时钟生成电路201所生成的时钟信号的相位，以使缓冲器202所输出的时钟信号的占空比成为50％。缓冲器204对缓冲器202所输出的时钟信号进行放大，并将该放大后的时钟信号输出至复用器205。复用器205与缓冲器204所输出的时钟信号同步，将并行数据D1以及D2转换为串行数据。缓冲器206以及207对串行数据进行放大，并发送该放大后的串行数据TXOUT。即使占空比修正器203对时钟信号的占空比进行修正，也有因为构成缓冲器206的晶体管的阈值失配或者频带不足等原因，而在串行数据TXOUT中产生占空比失真(DCD)的情况。以下，参照图3，对能够降低串行数据TXOUT的占空比失真的发送电路进行说明。图3是表示第一实施方式的发送电路300的构成例的图。发送电路300对应于图1的发送电路101，使用单端的时钟信号以及数据。发送电路300具有时钟生成电路301、DCD调整电路302、DCD检测电路303、DCD控制电路304、缓冲器305、307、308以及复用器306。时钟生成电路301具有相位频率比较器(PFC)311、电荷泵(CP)312、低通滤波器(LPF)313、电压控制振荡器(VCO)314以及分频器315，供给时钟信号。电压控制振荡器314生成与低通滤波器313的输出电压相应的频率的时钟信号。分频器315对电压控制振荡器314所生成的时钟信号进行分频，并将分频后的时钟信号输出至相位频率比较器311。相位频率比较器311对分频器315输出的时钟信号和参考时钟信号RCLK的相位频率进行比较，并根据其比较的结果将上升信号或者下降信号输出至电荷泵312。电荷泵312若输入上升信号则提高输出电压，若输入下降信号则降低输出电压。低通滤波器313对电荷泵312的输出电压进行低通滤波，并将该低通滤波后的电压输出至电压控制振荡器314。由此，电压控制振荡器314能够生成与参考时钟信号RCLK同步的单端的时钟信号。DCD调整电路302具有电阻321～328、选择器329、330、电容器331、332、p沟道场效应晶体管333以及n沟道场效应晶体管334。节点N1与电压控制振荡器314的输出节点连接。电容器331连接在p沟道场效应晶体管333的栅极与节点N1之间。电容器332连接在n沟道场效应晶体管334的栅极与节点N1之间。p沟道场效应晶体管333的源极与电源电位节点连接，漏极与节点N2连接。n沟道场效应晶体管334的漏极与节点N2连接，源极与基准电位节点(接地电位节点)连接。多个电阻321～324以串联的方式连接在电源电位节点与基准电位节点之间，从相互连接点输出多个电压。选择器329在DCD控制电路304的控制本文档来自技高网...

【技术保护点】
1.一种发送电路，具有：数据生成电路，基于时钟信号生成数据；时钟生成电路，向上述数据生成电路供给上述时钟信号；以及占空比控制电路，检测从上述数据生成电路输出的上述数据的占空比失真，并基于上述检测的结果，控制上述时钟信号的占空比。

【技术特征摘要】
2018.01.22 JP 2018-0083211.一种发送电路，具有：数据生成电路，基于时钟信号生成数据；时钟生成电路，向上述数据生成电路供给上述时钟信号；以及占空比控制电路，检测从上述数据生成电路输出的上述数据的占空比失真，并基于上述检测的结果，控制上述时钟信号的占空比。2.根据权利要求1所述的发送电路，其中，上述占空比控制电路具有输出上述时钟信号的倒相器，并基于上述检测的结果，控制上述倒相器的输入公共电压。3.根据权利要求1所述的发送电路，其中，上述占空比控制电路基于上述检测的结果，控制上述时钟信号的上升速度和下降速度。4.根据权利要求1所述的发送电路，其中，上述占空比控制电路具有：p沟道场效应晶体管；n沟道场效应晶体管，漏极与上述p沟道场效应晶体管的漏极连接；第一电容器，连接在上述p沟道场效应晶体管的栅极与上述时钟生成电路之间；第二电容器，连接在上述n沟道场效应晶体管的栅极与上述时钟生成电路之间；以及控制电路，基于上述检测的结果，控制对上述p沟道场效应晶体管的栅极和上述n沟道场效应晶体管的栅极施加的电压。5.根据权利要求1所述的发送电路，其中，上述占空比控制电路具有：p沟道场效应晶体管，栅极与上述时钟生成电路连接；n沟道场效应晶体管，栅极与上述时钟生成电路连接，漏极与上述p沟道场效应晶体管的漏极连接；第一电阻，与上述p沟道场效应晶体管的源极连接；以及第二电阻，与上述n沟道场效应晶体管的源极连接，上述第一电阻的值和上述第二电阻的值基于上述检测的结果来控制。6.根据权利要求1所述的发送电路，其中，上述占空比控制电路具有比较电路，上述比较电路在上述数据生成电路交替地输出高电平和低电平的数据时，对于对上述数据生成电路的输出信号进行低通滤波后的信号和阈值进行比较。7.根据权利要求1所述的发送电路，其中，上述占空比控制电路检测上述发送电路的输出端子的输出数据的占空比失真。8.根据权利要求1所述的发送电路，其中，上述占空比...

【专利技术属性】
技术研发人员：铃木大辅，川井重明，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本,JP