【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及一种在芯片上布置有核心区和i/o区的半导体集成电路装置，特别是涉及一种布置在i/o区的i/o单元的版图构造。
技术介绍
1、在半导体集成电路中，输入输出单元(i/o单元、io单元)布置在核心区的周围，半导体集成电路经由i/o单元，进行与半导体集成电路装置外部的信号的输入输出、电源的供给。
2、近年来，在微细化工艺中，普遍利用高k栅极绝缘膜和金属栅极来构成晶体管的栅极。这样一来，作为电阻元件，便难以使用在feol(front end of line：基板工序)中形成的非硅化多晶硅电阻。现在，作为电阻元件，使用在beol(back end of line：布线工序)中在金属布线层之间形成的由氮化钛等金属化合物等形成的电阻元件。
3、在专利文献1中，公开了一种半导体集成电路装置，在beol中形成在金属布线层之间的电阻元件例如布置在作为esd(flectro-static discharge：静电放电)保护元件的二极管元件的上部。
4、专利文献1：美国专利公开公报2019/0304905号
技术实现思路
1、-专利技术要解决的技术问题-
2、在微细化工艺中，半导体集成电路的抗esd性降低，在其设计中，需要详细地研究用于尽可能提高抗esd性的布线构造。但是，在专利文献1中，没有进行这样的研究。
3、本公开的目的，在于：对使用在beol中形成的电阻元件的半导体集成电路装置提供一种使抗esd性提高的构成。
4、-用
5、本公开的第一方面是一种包括在第一方向上排列的多个io单元的半导体集成电路装置，所述多个io单元中的至少一个包括输出电路，所述输出电路包括外部输出端子、第一esd保护二极管、第一保护电阻以及第一输出晶体管，所述第一esd保护二极管的第一节点与所述外部输出端子连接，第二节点与第一电源连接，所述第一保护电阻由形成在第一布线层的多个电阻元件构成，所述第一布线层在布线工序中形成，所述第一保护电阻的一端与所述外部输出端子连接，所述第一输出晶体管连接在所述第一保护电阻的另一端与所述第一电源之间，所述第一保护电阻所包括的所述多个电阻元件经由过孔与在第二布线层形成的布线连接，在所述第二布线层中，在所述第一esd保护二极管上形成供给所述第一电源的第一电源布线，所述第一电源布线与所述第一保护电阻所包括的所述多个电阻元件中的任一个在所述第一方向上具有重叠。
6、根据该方面，io单元包括输出电路，所述输出电路包括第一esd保护二极管、第一保护电阻以及第一输出晶体管。第一保护电阻由形成在第一布线层的多个电阻元件构成，所述第一布线层在布线工序(beol)中形成。第一保护电阻所包括的多个电阻元件经由过孔与形成在第二布线层的布线连接。在第二布线层中，在第一esd保护二极管上形成有供给第一电源的第一电源布线，第一电源布线与第一保护电阻所包括的多个电阻元件的任一个在io单元排列的第一方向上具有重叠。这样一来，在第一esd保护二极管的上层的布线层，能够富裕地设置供给第一电源的电源布线。因此，能够抑制从第一电源到第一esd保护二极管的路径的电阻值，从而能够得到良好的esd保护特性。
7、本公开的第二方面是一种包括在第一方向上排列的多个io单元的半导体集成电路装置，所述多个io单元中的至少一个包括输出电路，所述输出电路包括外部输出端子、第一esd保护二极管、第一保护电阻以及第一输出晶体管，所述第一esd保护二极管的第一节点与所述外部输出端子连接，第二节点与第一电源连接，所述第一保护电阻由形成在第一布线层的多个电阻元件构成，所述第一布线层在布线工序中形成，所述第一布线层的一端与所述外部输出端子连接，所述第一输出晶体管连接在所述第一保护电阻的另一端与所述第一电源之间，所述第一保护电阻所包括的多个电阻元件经由过孔与形成在第二布线层的布线连接，在所述第二布线层中，在所述第一输出晶体管上形成有供给所述第一电源的第一电源布线，所述第一电源布线与所述第一保护电阻所包括的所述多个电阻元件中的任一个在所述第一方向上具有重叠。
8、根据该方面，io单元包括输出电路，所述输出电路包括第一esd保护二极管、第一保护电阻以及第一输出晶体管。第一保护电阻由形成在第一布线层的多个电阻元件构成，所述第一布线层在布线工序(beol)中形成。第一保护电阻所包括的多个电阻元件经由过孔与形成在第二布线层的布线连接。在第二布线层中，在第一输出晶体管上形成有供给第一电源的第一电源布线，第一电源布线与第一保护电阻所包括的多个电阻元件中的任一个在io单元排列的第一方向上具有重叠。这样一来，在第一输出晶体管的上层的布线层中，能够富裕地设置供给第一电源的电源布线。因此，由于能够充分地使较大的电流流入第一输出晶体管，因此布线电阻下降，压降得到抑制。其结果是，能够抑制工作频率的劣化，能够提高信号波形的品质。
9、-专利技术的效果-
10、根据本公开，针对使用在beol中形成的电阻元件的半导体集成电路装置，能够进一步使抗esd性提高。
本文档来自技高网...【技术保护点】
1.一种半导体集成电路装置，其包括在第一方向上排列的多个IO单元，其特征在于：
2.根据权利要求1所述的半导体集成电路装置，其特征在于：
3.根据权利要求1所述的半导体集成电路装置，其特征在于：
4.根据权利要求1所述的半导体集成电路装置，其特征在于：
5.根据权利要求1所述的半导体集成电路装置，其特征在于：
6.一种半导体集成电路装置，其包括在第一方向上排列的多个IO单元，所述多个IO单元中的至少一个包括输出电路，
7.根据权利要求6所述的半导体集成电路装置，其特征在于：
8.根据权利要求6所述的半导体集成电路装置，其特征在于：
9.根据权利要求6所述的半导体集成电路装置，其特征在于：
10.根据权利要求6所述的半导体集成电路装置，其特征在于：
【技术特征摘要】
【国外来华专利技术】
1.一种半导体集成电路装置，其包括在第一方向上排列的多个io单元，其特征在于：
2.根据权利要求1所述的半导体集成电路装置，其特征在于：
3.根据权利要求1所述的半导体集成电路装置，其特征在于：
4.根据权利要求1所述的半导体集成电路装置，其特征在于：
5.根据权利要求1所述的半导体集成电路装置，其特征在于：
6.一种半...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。