According to the configuration signal of calibration logic, the integrator in duty cycle regulating circuit has adjustable charging current provided by switched current source array. The slope voltage and threshold voltage of the integrator are compared by a comparator to generate an output clock. The adjustable voltage reference generates a reference voltage which can be adjusted by the configuration signal of the calibration logic. The reference voltage is divided by an adjustable divider, which chooses different parts of the reference voltage as the threshold voltage. During the calibration period, the calibration logic repeatedly increases the reference voltage or decreases the charging current of the switched current source array until the peak voltage of the ramp voltage equals the reference voltage, and the zero duty cycle start detector detects that the output clock has stopped pulse. The configuration signal of zero duty cycle start condition is stored and used for normal operation.
【技术实现步骤摘要】
【国外来华专利技术】具有校准电路的占空比控制器
本专利技术涉及同步,特别涉及占空比调整和校准。
技术介绍
各种系统或各种系统之间的接口可能需要做重新同步或时钟调整。视频系统尤其可以受益于时间调整。最近,3D转换视频内容在各种设备上执行,例如手持式、头戴式显示器或更大的显示系统。这些设备可以使用片上系统(SOC)通过调整或调谐各种时钟来转换视频流。即使当时钟同步到相同频率时,数据也可能会时钟错误。图1是调谐时钟以校正占空比误差的波形图。CLK的下降沿使DATA1和DATA2都改变状态。但是,例如由于电路中传播延迟的差异,DATA1比DATA2快得多。DATA1和DATA2都在CLK的上升沿进行采样、锁存或时钟输入。DATA1更快变得稳定,允许在CLK的连续上升沿对BIT11、BIT12和BIT13进行采样。但是,DATA2的较长传播延迟使其数据BIT21、BIT22在CLK的上升沿之后才变得稳定。如果使用CLK对DATA2进行采样,则可能捕获错误的数据。将发生同步失败。可以调谐时钟以允许较慢的信号有更多时间完成传播。时钟频率保持不变,但调整占空比。在该示例中,CLK的上升沿被延迟,而CLK的上升沿保持恒定。得到的调谐时钟TUNEDCLK与CLK有相同的频率和周期,但具有较小的占空比。CLK的上升沿被延迟时间T,以产生TUNEDCLK。TUNEDCLK的延迟上升时钟沿允许DATA2有更多时间传播并变得稳定,因此BIT21和BIT22被TUNEDCLK成功捕获,但不被CLK捕获。DATA2的较长延迟可能是由于产生DATA2的实际信号传播路径,或者可能是由于另一系统产生的信号定时,例 ...
【技术保护点】
1.一种占空比调节器,包括:积分器,用于积分一充电电流以产生一斜坡电压,其周期由一输入时钟控制;开关电流源阵列,用于产生所述充电电流,其中所述充电电流的大小由第一配置信号选择;比较器,其比较所述斜坡电压和一阈值电压,当所述斜坡电压高于所述阈值电压时,所述比较器将一输出时钟驱动到第一逻辑状态,当所述斜坡电压低于所述阈值电压时,所述比较器将一输出时钟驱动到第二逻辑状态,所述第二逻辑状态与所述第一逻辑状态相反;可调电压参考,其产生一参考电压,其中所述参考电压的幅度由第二配置信号选择;可调分压器,其将所述参考电压除以一个除数以产生所述阈值电压,其中所述除数由第三配置信号确定;零占空比开始检测器,当所述输出时钟在所述第一逻辑状态和所述第二逻辑状态之间停止脉冲时,所述零占空比开始检测器检查所述输出时钟并发出零占空比开始条件的信号;和校准控制器,其通过调整所述第一和第二配置信号来执行校准,直到所述零占空比开始检测器发出所述零占空比开始条件的信号,当所述零占空比开始条件的信号发出时,所述校准控制器存储所述第一配置信号和第二配置信号,作为存储配置;其中,在校准完成之后,所述校准控制器将所述存储配置中的所 ...
【技术特征摘要】
【国外来华专利技术】2019.01.22 US 16/253,4461.一种占空比调节器,包括:积分器,用于积分一充电电流以产生一斜坡电压,其周期由一输入时钟控制;开关电流源阵列,用于产生所述充电电流,其中所述充电电流的大小由第一配置信号选择;比较器,其比较所述斜坡电压和一阈值电压,当所述斜坡电压高于所述阈值电压时,所述比较器将一输出时钟驱动到第一逻辑状态,当所述斜坡电压低于所述阈值电压时,所述比较器将一输出时钟驱动到第二逻辑状态,所述第二逻辑状态与所述第一逻辑状态相反;可调电压参考,其产生一参考电压,其中所述参考电压的幅度由第二配置信号选择;可调分压器,其将所述参考电压除以一个除数以产生所述阈值电压,其中所述除数由第三配置信号确定;零占空比开始检测器,当所述输出时钟在所述第一逻辑状态和所述第二逻辑状态之间停止脉冲时,所述零占空比开始检测器检查所述输出时钟并发出零占空比开始条件的信号;和校准控制器,其通过调整所述第一和第二配置信号来执行校准,直到所述零占空比开始检测器发出所述零占空比开始条件的信号,当所述零占空比开始条件的信号发出时,所述校准控制器存储所述第一配置信号和第二配置信号,作为存储配置;其中,在校准完成之后,所述校准控制器将所述存储配置中的所述第一配置信号发送到所述开关电流源阵列,并将所述存储配置中的所述第二配置信号发送到所述可调电压参考;由此,通过校准检测所述零占空比开始条件来调节所述充电电流和所述参考电压。2.根据权利要求1所述的占空比调节器,其中所述积分器还包括:积分电容器,其用于积分所述充电电流以产生所述斜坡电压;输入开关,其接收所述输入时钟,根据所述输入时钟对所述积分电容器放电。3.根据权利要求2所述的占空比调节器,其中在校准期间,所述校准控制器设置所述第三配置信号以将所述除数设定为1;其中在校准期间,所述阈值电压等于所述参考电压。4.根据权利要求3所述的占空比调节器,其中在校准期间,所述校准控制器相继地调节所述第一配置信号以相继地减小所述充电电流,直到发出所述零占空比开始条件为止;其中,在校准期间所述充电电流相继地减小。5.根据权利要求4所述的占空比调节器,其中在校准期间,当所述充电电流达到充电电流的最小设置时,所述校准控制器调节所述第二配置信号以增加所述参考电压;其中在校准期间,当所述充电电流达到最小设置时,增加所述参考电压。6.根据权利要求5所述的占空比调节器,其中所述开关电流源阵列还包括:多个阵列电流源,其产生多个阵列电流;多个阵列开关,其耦合在所述多个阵列电流源和积分器节点之间,所述多个阵列开关用于选择所述多个阵列电流中的电流,以合并在一起而形成所述充电电流;其中所述第一配置信号控制所述多个阵列开关以调节所述充电电流;其中所述多个阵列开关、所述积分电容器和所述输入开关在所述积分器节点处连接在一起;其中所述斜坡电压是所述积分器节点的一个电压。7.根据权利要求6所述的占空比调节器,其中所述积分器节点直接连接到所述比较器的输入端,以将所述斜坡电压传导到所述比较器。8.根据权利要求6所述的占空比调节器,其中所述可调电压参考还包括:多个电流源,其接收一个偏压,其中所述偏压控制由所述多个电流源提供的电流;和多个开关,其将所述多个电流源产生的电流连接到一个参考节点;其中所述参考节点将所述可调电压参考连接到所述可调分压器;其中由所述多个开关选择的所述多个电流源的电流在所述参考节点处组合并流过所述可调分压器;其中所述参考节点的电压是所述参考电压。9.根据权利要求8所述的占空比调节器,其中所述可调电压参考还包括:带隙参考,其用于产生相对独立于温度和电源电压变化的所述偏压;其中所述偏压控制由所述多个电流源提供的电流。10.根据权利要求9所述的占空比调节器,其中所述可调分压器还包括:多个电阻器,其串联连接在所述参考节点和地之间;所述多个电阻器中的相邻电阻器之间的多个抽头节点;和多路复用器,其有所述多个抽头节点和所述参考节点作为多路复用输入,其由所述第三配置信号控制,所述第三配置信号选择所述多路复用输入之一到输出,作为所述阈值电压。11.根据权利要求10所述的占空比调节器,其中所述第三配置信号设置所述输出时钟的一个目标占空比,所述目标占空比通过校准来调节,以补偿温度、电源电压和工艺偏差。12.根据权利要求11所述的占空比调节器,其中所述输入时钟有50%的占空比;其中所述比较器还包括一个互补输出,其产生一个互补输出时钟,所述互补输出时钟是所述输出时钟的逻辑逆;其中当目标占空比小于50%时,下游设备选择使用所述...
【专利技术属性】
技术研发人员:欧阳颂辉,锺国栋,余学新,
申请(专利权)人:香港应用科技研究院有限公司,
类型:发明
国别省市:中国香港,81
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。