形成三维存储器的方法及三维存储器技术

本发明专利技术提供一种形成三维存储器的方法，该方法包括：提供半导体结构，所述半导体结构具有衬底、形成于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔；在所述沟道孔中形成电荷存储层，所述电荷存储层包括阻挡层、电荷捕获层和隧穿层；清除所述电荷存储层表面的有机物杂质；在经过清除之后的所述电荷存储层的表面沉积非晶体沟道层，以及对所述非晶沟道层进行高温退火形成晶体沟道层。

Method of Forming Three-Dimensional Memory and Three-Dimensional Memory

【技术实现步骤摘要】
形成三维存储器的方法及三维存储器
本专利技术涉及三维存储器领域，尤其涉及一种形成三维存储器的方法及三维存储器。
技术介绍
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有垂直沟道结构的核心区。垂直沟道结构通常包括电荷存储层和沟道层，电荷存储层包括阻挡层、电荷俘获层、隧穿层，沟道层通常为多晶硅。为了保证存储阵列具有稳定的电气性能，通常要求多晶硅具有一定的厚度(7nm)和结晶度(＞76％)。然而，现有技术中，在电荷存储层上沉积的沟道层的结晶度只有71.3％左右，结晶度并不理想。
技术实现思路
本专利技术要解决的技术问题是提供一种形成三维存储器的方法及三维存储器，以提高垂直沟道结构中沟道层的结晶度，提升三维存储器的电气性能。为解决上述技术问题，本专利技术的一方面提供了一种形成三维存储器的方法，该方法包括：提供半导体结构，所述半导体结构具有衬底、形成于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔；在所述沟道孔中形成电荷存储层，所述电荷存储层包括阻挡层、电荷捕获层和隧穿层；清除所述电荷存储层表面的有机物杂质；在经过清除之后的所述电荷存储层的表面沉积非晶体沟道层，以及对所述非晶沟道层进行高温退火形成晶体沟道层。在本专利技术的一实施例中，清除所述电荷存储层表面的有机物杂质的步骤包括：使用清洗剂清除所述电荷存储层表面的有机物杂质，所述清洗剂为碱性溶液与氧化剂的混合液。在本专利技术的一实施例中，所述清洗剂为SC1溶液，所述SC1溶液为NH3·H2O与H2O2、H2O的混合溶液。在本专利技术的一实施例中，所述SC1溶液中NH3·H2O、H2O2、H2O的配比为1-5:1-5:50-100。在本专利技术的一实施例中，所述清洗剂为Na2CO3或NaHCO3与H2O2、H2O的混合溶液。在本专利技术的一实施例中，在所述沟道孔中形成电荷存储层之前还包括：在所述沟道孔中形成高K系数阻挡层。在本专利技术的一实施例中，在所述沟道孔中形成电荷存储层之后还包括：对所述电荷存储层进行化学机械磨平至所述堆叠结构暴露出来。在本专利技术的一实施例中，对非晶沟道层进行高温退火形成晶体沟道层之后还包括：填充所述沟道孔中的空隙。在本专利技术的一实施例中，所述高温退火的条件为在600-700℃的温度下退火5-15小时。本专利技术的另一方面提供了一种三维存储器，其采用如上所述的方法制成。与现有技术相比，本专利技术具有以下优点：本专利技术提供一种形成三维存储器的方法及三维存储器，通过清除电荷存储层表面的有机物杂质，使得电荷存储层中的隧穿层暴露出来，由于隧穿层与沟道层具有相似的结晶性能，因此可以提高沟道层的结晶度，提升三维存储器的电气性能。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是一种三维存储器的剖面示意图。图2是本专利技术一实施例的形成三维存储器的方法的示例性流程图。图3A-3C是本专利技术一实施例的形成三维存储器的方法的示例性过程的剖面示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。图1是一种三维存储器的剖面示意图。参考图1所示，三维存储器采用堆叠多层数据存储单元的方式，实现堆叠式的三维NAND存储器结构。该三维存储器包括核心阵列区11和阶梯区12。核心阵列区11包括按阵列分布的具有垂直沟道结构的存储单元。每一个垂直沟道结构通过顶端的插塞电连接至位线13，通过位线13可以实现对存储阵列的读写操作。阶梯区12设置在核心阵列区11的周围，用来供存储阵列各层中的栅极层14引出接触部。这些栅极层14作为存储阵列的字线，执行编程、擦写、读取等操作。图2是本专利技术一实施例的形成三维存储器的方法的示例性流程图。参考图2所示，该方法包括以下步骤：步骤202，提供半导体结构。图3A是本专利技术一实施例的三维存储器中的半导体结构的示意图。参考图3A所示，在本步骤中所提供的该半导体结构具有衬底310、形成于衬底310上的堆叠结构320以及穿过该堆叠结构320的沟道孔330。其中，衬底310可以是半导体衬底晶圆，例如硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，SilicononInsulator)或绝缘体上锗(GOI，GermaniumonInsulator)等半导体衬底。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。衬底310还可以是红宝石衬底、蓝宝石衬底、玻璃衬底等绝缘衬底。堆叠结构320为第一材料层和第二本文档来自技高网...

【技术保护点】
1.一种形成三维存储器的方法，该方法包括：提供半导体结构，所述半导体结构具有衬底、形成于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔；在所述沟道孔中形成电荷存储层，所述电荷存储层包括阻挡层、电荷捕获层和隧穿层；清除所述电荷存储层表面的有机物杂质；在经过清除之后的所述电荷存储层的表面沉积非晶体沟道层，以及对所述非晶沟道层进行高温退火形成晶体沟道层。

【技术特征摘要】
1.一种形成三维存储器的方法，该方法包括：提供半导体结构，所述半导体结构具有衬底、形成于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔；在所述沟道孔中形成电荷存储层，所述电荷存储层包括阻挡层、电荷捕获层和隧穿层；清除所述电荷存储层表面的有机物杂质；在经过清除之后的所述电荷存储层的表面沉积非晶体沟道层，以及对所述非晶沟道层进行高温退火形成晶体沟道层。2.如权利要求1所述的形成三维存储器的方法，其特征在于，清除所述电荷存储层表面的有机物杂质的步骤包括：使用清洗剂清除所述电荷存储层表面的有机物杂质，所述清洗剂为碱性溶液与氧化剂的混合液。3.如权利要求2所述的形成三维存储器的方法，其特征在于，所述清洗剂为SC1溶液，所述SC1溶液为NH3·H2O与H2O2、H2O的混合溶液。4.如权利要求3所述的形成三维存储器的方法，其特征在于，所述SC1溶液中NH3·H2O、H2O...

【专利技术属性】
技术研发人员：李磊，王秉国，宋海，李拓，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42